競合学習型ニューラルネットワークの耐故障化  [in Japanese] Fault-Tolerant Design of Competitive Larning Type Neural Networks by the Duplication of the Search for the Minimum Circuits  [in Japanese]

競合学習型ニューラルネットワークをハードウェアで実現する際には,入力ベクトルと各ニューロンの参照ベクトルを比較し,距離が最小となる参照ベクトルを持つニューロンを選択するための回路が重要になる。もし、回路の故障により誤ったニューロンが選択され続けたり、いずれのニューロンも選択されない場合にはネットワークは正しい学習を行うことができず、正しい結果も得られない.本研究では、この最小値検出処理を行う回路の故障時の動作を調べ,回路を2重化するこによる耐故障構成法を提案する.また、簡単な手書き数字認識について、故障状態を想定したシミュレーションを行うことによって耐故障性能評価を行った結果を示す.

One of the most important component, for hardware configuration of the competitive learning type neural networks is a circuit for the search for the minimum of the difference between input vector and reference vector of each neuron. If it chose no neuron or a wrong one, the whole network cannot learn correctly and will produce wrong answer. In this paper, we analyze the behavior of the circuit when a fault exists, and we propose a fault-tolerant configuration of the competitive learning type neural networks by the duplication of the competition circuit. We have conducted some experiments of the recognition of hand-written numbers with simulating faulty behavior of the circuits. The results show that a certain fault-tolerance is obtained by the proposed design.