Failure trace解析に基づくGasP回路の形式的検証  [in Japanese] Analyzing Failure Traces for Verification of GasP Circuits  [in Japanese]

    • 北井 智也 KITAI Tomoya
    • 東京工業大学大学院情報理工学研究科計算工学専攻 Graduate School of Information Science and Engineering, Department of Computer Science Tokyo Institute of Technology
    • 米田 友洋 YONEDA Tomohiro
    • 東京工業大学大学院情報理工学研究科計算工学専攻 Graduate School of Information Science and Engineering, Department of Computer Science Tokyo Institute of Technology

Abstract

GasP回路は,正常に動作するためのタイミング制約が非常に厳しい非同期式回路である.形式的検証ツールは,回路がタイミング制約を満足するか否かを検査するためには有効であるが,回路に誤りが存在する場合にそれを除去する方法を知るのが困難である.本研究では,GasP回路の形式的モデルを定義した上で,形式的検証ツールの出力するfailure traceの解析によって,GasP回路が正しく動作するためのタイミング条件を自動的に導出する手法を提案する.

Recently, timed circuits are designed with aggressive and complex sets of timing constraints, and it is difficult for the desigsners to obtain sufficient timing constraints. In this work, we present a formal model of GasP circuits, and propose a fully automatic way to obtain sufficient timing constraints for a given GasP circuits to work correctly by analysing failure traces that a formal verification tool produces.

Journal

Technical report of IEICE. FTS   [List of Volumes]

Technical report of IEICE. FTS 101(658), 29-36, 2002-02-15  [Table of Contents]

The Institute of Electronics, Information and Communication Engineers

Preview

Preview

Codes

  • NII Article ID (NAID) :
    110004024941
  • NII NACSIS-CAT ID (NCID) :
    AN10012998
  • Text Lang :
    JPN
  • ISSN :
    09135685
  • NDL Article ID :
    6105211
  • NDL Source Classification :
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No. :
    Z16-940
  • Databases :
    NDL  NII-ELS