高精度低電圧スイッチトボルテージサンプルホールド回路

• 大野, 憲司

• 松本, 寛樹

• 村尾, 健次

書誌事項

タイトル別名

• High accuracy Low-Voltage Switched-Voltage Sample/Hold Circuit
• コウセイド テイデンアツ スイッチトボルテージ サンプル ホールド カイロ

抄録

In this paper, switched-voltage (SV) sample/hold (S/H) circuit is presented for low voltage operation. The circuit consists of a CMOS SV-delay cell. Thus, the configuration is very simple. The proposed circuit can operate using simple nonoverlapping two phase clocks. Performance is estimated by simulations on PSpice.

収録刊行物

• 宮崎大学工学部紀要

  宮崎大学工学部紀要 36 165-168, 2007-08-30

  宮崎大学工学部

キーワード

• switched-voltage, sample, hold, low voltage, clock feedthrough, channel-length modulation effect

詳細情報

• CRID: 1050570264716573696
• NII論文ID: 110006389157
• NII論文ID: 10019929310
• NII書誌ID: AA00732558
• ISSN: 05404924
• HANDLE: 10458/853
• NDL書誌ID: 8984465
• Web Site: https://miyazaki-u.repo.nii.ac.jp/records/2529
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I8984465
• 本文言語コード: ja
• 資料種別: departmental bulletin paper
• データソース種別:
  • IRDB
  • NDL
  • CiNii Articles