格子篩に基づく数体篩法のFPGA実装

• 下山 武司

• 伊豆 哲也

• 小暮 淳

書誌事項

タイトル別名

• コウシ フルイ ニ モトズク スウタイ フルイホウ ノ FPGA ジッソウ
• CAIRN3: an FPGA implementation of the sieving step with the lattice sieving
• 情報セキュリティ
• ジョウホウ セキュリティ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 107 (209), 77-83, 2007-09-07

  東京 : 電子情報通信学会

キーワード

• 素因数分解
• 数体篩法
• 篩処理
• ハードウェア
• FPGA
• Integer factorization
• the number field sieve method
• NFS
• the sieving step
• implementation

詳細情報

• CRID: 1520009408573769216
• NII論文ID: 110006419155
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 8944597
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I8944597
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles