Read/Search this Article
Abstract
近年,組み込みシステムにおいて,大量の演算を行うマルチメディア・アプリケーションが普及し,組み込みシステムに要求される処理能力は日々増加している.これらの要求に応えるため,株式会社ルネサステクノロジにより,超並列細粒度SIMDプロセッサMX (Massively Parallel Fine-grained SIMD Processor MX)が提案されている.MXのプロセッシングアレイ部分であるMTAでは,2個のメモリバンクへの変数の割り当てによって,演算の実行サイクル数が大きく変化する.またMTAでは変数の左右メモリバンクへの割り当てだけでなく,オペランド順によっても実行サイクル数は変化する.そこで本研究では,演算とデータの関係を表現するData Relational Hypergraph (DRH)を提案し,MTAの変数の左右メモリバンクへの割り当てを最適化する手法を提案する.
In recent years, spread of data intensive multimedia applications requires high-performance in embedded systems. Massively Parallel Fine-grained SIMD Processor (MX), developed by Renesas Technology Corp., achieves high performance for digital signal processing using its high parallelism. The execution cycles of MX, however, is greatly influenced by the way of the data assigned to the internal memory banks called MTA, and the orders of operands in the code of MTA. In this paper, we propose Data Relational Hypergraph (DRH) and an optimization method for the memory assignment in MTA.
Journal
- IEICE technical report. Dependable computing [List of Volumes]
-
IEICE technical report. Dependable computing 107(339), 91-96, 2007-11-15 [Table of Contents]
The Institute of Electronics, Information and Communication Engineers
