Read/Search this Article
Abstract
本研究では,シングルプロセッサ用ISSを拡張し,マルチプロセッサRTOSに対応したコシミュレータを実現した.本コシミュレータでは,複数のISSとハードウェアシミュレータを同時に起動・接続し,各ISSが一つのプロセッサをシミュレーションすることで,マルチプロセッサシステムのコシミュレーションを行う.本コシミュレータを用いて,MPEGデコーダのコシミュレーション実験と,ISSの拡張によるオーバヘッドの測定を行った.
This paper presents a cosimulator with multiple ISSs where a multiprocessor embedded RTOS can be executed. The ISS was extended from an ISS for single processor embedded systems. In our cosimulator, multiple ISSs and hardware simulators can be executed concurrently with communication. Each of the ISSs simulates one processor. Using the cosimulator, we performed cosimulation of MPEG decoding system, and evaluated the overhead due to extension of the ISS.
Journal
- IPSJ SIG Notes [List of Volumes]
-
IPSJ SIG Notes 2008(1), 17-22, 2008-01-15 [Table of Contents]
Information Processing Society of Japan (IPSJ)
Share