メモリBISTにおけるハードウェアオーバヘッドおよび故障位置特定に関する一考察(設計/テスト/検証)  [in Japanese] Note on Hardware Overhead and Fault Location for Memory BIST  [in Japanese]

メモリBIST(Built-in Self-Test)は,組込みSRAMのテストコスト削減に対する有功な手法の一つである.BIST回路のモジュールの一つに,メモリから読み込んだ出力と期待値の比較を行うための比較器がある.SoC上に複数のメモリが集積されている場合,1個の比較器を全てのメモリで共有することは困難である.このため,比較器はメモリの数と共に増加していく傾向があり,そのハードウェアオーバヘッド削減は重要な課題である.本研究では,メモリBISTの比較器のハードウェアオーバヘッド削減手法として,故障の位置情報をエンコーダによって圧縮する手法について検討する.プライオリティエンコーダ,およびORゲートのみで構成したエンコーダを適用し,ハードウェアオーバヘッドの評価を行う.また,本手法を適用した場合に得られる故障位置情報に基づくメモリの救済について検討し,シミュレーションによって救済の成功回数を評価する.

Memory BIST (Built-in Self-Test) is one of the effective scheme for test cost reduction of embedded SRAM. In the BIST architecture, comparators are used to compare the output from the SRAM with the expected values. When multiple SRAMs are embedded in an SoC, it is difficult to share one comparator with all of the SRAMs. Therefore, the hardware overhead of comparators tends to increase significantly as the number of SRAMs increases, and thus the hardware overhead reduction for the comparators is an important problem. In this study we discuss the hardware overhead reduction for memory BIST by applying encoder-based comparator. We apply two encoders, the one is priority encoder and another is OR-based encoder, and evaluate the hardware overhead. We also consider the case that fault location information obtained by the proposed architecture is used by a repair logic, and evaluate the yield by the simulation.