組み込みシステムの2階層キャッシュとスクラッチパッドメモリのシミュレーション手法(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地-)  [in Japanese] A Two-level Cache and Scratch Pad Memory Simulation for Embedded Systems  [in Japanese]

本稿では複数の2階層キャッシュ構成およびスクラッチパッドメモリを含めたメモリ構成のシミュレーション手法を提案する.本手法は,アプリケーションソースコードを入力とし,メインメモリ,スクラッチパッドメモリ,L1,L2キャッシュからなるメモリ階層を,キャッシュの性質を利用した手法を導入することで正確かつ高速にシミュレーションし,各構成のキャッシュヒット数およびキャッシュミス数を求めることを目的としている.また,評価のために総メモリアクセス時間あるいは総メモリ消費エネルギーが最小となるようにSPM・キャッシュ構成を最適化するシステムを実装し,その有効性について確認した.

In an embedded system where a single application or a class of applications are repeatedly executed on a processor, its memory configuration can be customized such that an optimal one is achieved. We can have an optimal two-level cache and scratch pad memory configuration which minimizes overall memory access time or energy consumption by varying the seven parameters: the number of sets of an L1/L2 cache, a line size of an L1/L2 cache, an associativity of an L1/L2 cache, and a size of a scratch pad memory. In this paper, we propose two-level cache and scratch pad memory design space exploration algorithms: CRCB-T and CRCB-S. Our proposed approach totally runs a maximum of 3172.94 faster compared to the conventional exhaustive approach.