メニーコア向け並列有限要素法の実装と性能評価 Implementation and Performance Evaluation of Parallel FEM for Many-Core Processors

この論文にアクセスする

この論文をさがす

著者

抄録

近年のマルチコア CPU で構成された PC クラスタや大型並列計算機上における並列有限要素解析の実行性能を改善するためには,従来のノード間あるいはノード内 CPU 間だけではなく,CPU 内コア間における並列効率が重要となってくる.本稿では,反復型領域分割法 (DDM) に基づく並列有限要素法として,キャッシュ階層を有効活用する実装を行うことで,並列効率の改善を示す.特に,DDM の各反復において右辺問題となる部分領域問題に対して,LDL 分解結果をメモリ保存して再利用する DS 型,毎回 LDL 分解を実施する DSF 型,反復法を用いる ISF 型を実装し,CPU 内コア間並列効率を評価する.To improve the total performance of a PC cluster or a supercomputer using multi-core scalar CPU, not only the parallel efficiency between computational nodes or CPUs, but also prcessor cores of CPU is becoming more important than ever before. In this report, we propose a new design and programming style to optimize the performance of a parallel finite element code based on an iterative domain decomposition method on a multi-core CPU node by changing the design from memory access intensive approach to matrix storage-free one.

To improve the total performance of a PC cluster or a supercomputer using multi-core scalar CPU, not only the parallel efficiency between computational nodes or CPUs, but also prcessor cores of CPU is becoming more important than ever before. In this report, we propose a new design and programming style to optimize the performance of a parallel finite element code based on an iterative domain decomposition method on a multi-core CPU node by changing the design from memory access intensive approach to matrix storage-free one.

収録刊行物

  • 情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)

    情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC) 2008(125(2008-HPC-118)), 127-132, 2008-12-09

    一般社団法人情報処理学会

参考文献:  8件中 1-8件 を表示

各種コード

  • NII論文ID(NAID)
    110007123621
  • NII書誌ID(NCID)
    AN10463942
  • 本文言語コード
    JPN
  • 資料種別
    Technical Report
  • ISSN
    09196072
  • NDL 記事登録ID
    9756118
  • NDL 雑誌分類
    ZM13(科学技術--科学技術一般--データ処理・計算機)
  • NDL 請求記号
    Z14-1121
  • データ提供元
    CJP書誌  NDL  NII-ELS  IPSJ 
ページトップへ