FPGA向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法

• 高田 大河

• 松永 裕介

書誌事項

タイトル別名

• FPGA ムケ テクノロジ マッピング ニ オケル フカサ サイショウ ネットワーク セイセイ ノ タメノ コウリツテキナ カット レッキョ シュホウ
• An efficient cut enumeration for depth-optimum technology mapping for LUT-based FPGAs
• リコンフィギャラブルシステム
• リコンフィギャラブル システム

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 108 (414), 57-62, 2009-01

  東京 : 電子情報通信学会

キーワード

• 再構成可能システム
• FPGA
• テクノロジマッピング
• カット列挙
• reconfigurable system
• technology mapping
• cut enumeration

詳細情報

• CRID: 1520572358979981312
• NII論文ID: 110007123678
• NII論文ID: 110007123769
• NII論文ID: 110007133636
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 9798847
• NDL書誌ID: 9792780
• NDL書誌ID: 9799070
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9798847
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9792780
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I9799070
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles