メタスタビリティを利用した真性乱数生成回路のFPGAによる実装 FPGA Implementation of Metastability-based True Random Number Generator

この論文をさがす

著者

    • 畑 尚志 HATA Hisashi
    • 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology
    • 市川 周一 ICHIKAWA Shuichi
    • 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology

抄録

真性乱数生成回路(TRNG)をデジタル回路で実装する手法として,ラッチのメタスタビリティを利用する回路が提案されている.ラッチ型TRNGは実装が難しいためカスタムLSIで実現されてきたが,本研究ではFPGAで実装する手法を提案する.提案回路は乱数品質を高めるためにハードマクロで実装し,クロックスキュー低減や内部ノードの負荷均衡化に配慮した.さらに乱数品質と生成速度を改善するため,複数ラッチの出力をXORしてエントロピー収穫を行っている.作成したTRNGはXilinx Virtex4 FPGA XC4VFX20に実装し,NISTテストに後処理なしで通過することを確認した.ラッチ128個からなるTRNGで,回路規模290 Slice,生成速度8.33Mbpsを実現した.

Metastability of RS latch is utilizable as an entropy source for true random number generators (TRNG). This kind of TRNG is comprised of logic gates, which can be integrated into a logic LSI. Though latch-based TRNG has been mostly implemented with full-custom LSI technology, this study presents an implementation with common FPGA technology. The RS latch in our TRNG is implemented as a hard-macro to guarantee the quality of randomness, minimizing the clock skew and load imbalance of internal nodes. The quality and throughput are further improved by XOR'ing the output of 32-128 latches. The derived design was implemented with Xilinx Virtex4 FPGA (XC4VFX20), and passed NIST test without post-processing. A TRNG of 128 latches occupies 290 slices, while achieving 8.33Mbps throughput.

収録刊行物

  • 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report

    電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 108(414), 25-30, 2009-01-22

    一般社団法人電子情報通信学会

参考文献:  13件中 1-13件 を表示

各種コード

  • NII論文ID(NAID)
    110007123786
  • NII書誌ID(NCID)
    AA12046591
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09135685
  • NDL 記事登録ID
    9798819
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-940
  • データ提供元
    CJP書誌  NDL  NII-ELS 
ページトップへ