抄録
現在のSoC通信アーキテクチャの主流はバスであるが,配線遅延の影響でバスクロック周波数を上げることは困難であり,より高性能なオンチップ通信アーキテクチャが求められている.Network-on-Chip(NoC)はバスに代わるオンチップ通信アーキテクチャの一つで,ハードマクロにルータを接続し,ルータ同士を接続したネットワークで通信を行う.本研究では経路が一意に決まる固定型ルーティングに基いて,高頻度に通信が行なわれるハードマクロを近距離に配置して通信ホップ数を低減するトポロジを決定する手法を提案する.提案手法によって決定されたトポロジを二次元メッシュトポロジに展開することで最適な配置を決定し,配置結果からNoCシミュレータによる実験を行った.実験の結果,最適な配置は最悪な配置結果と比べて通信ホップ数を65%低減できた.
An on-chip bus architecture is utilized as a communication architecture of a System-on-a-Chip. It is difficult to increase a bus clock frequency because of a wiring delays. High-performance on-chip communication architecture is demanded. Network-on-Chip (NoC) is one of on-chip communication architectures, an alternative to bus architecture. An NoC is made of connects to router to router, router to hardmacro. This paper presents a hardmacro placement method which optimizes network topology so that communication energy is minimized. Two hardmacros which, frequently communicate with each other are placed closely so that it takes fewer communication hops. Our hardmacro placement method places a pair of hardmacros which frequently communicate with each other closely so that the hardmacros communicate with low energy. Our experimental results show that reduced 65% of communication hops from worst placement result.
