整数計画法による高位合成の完全定式化(システム・論理設計技術,物理設計及び一般) Complete ILP-Formulation of High-Level Synthesis

LSI設計における高位合成では,入力として計算アルゴリズムを受け取り,制御スケジューリング,演算器割り当て,レジスタ割り当ての三つのタスクを行う.これまで,これらのタスクを段階的に行う手法や二つのタスクを同時に行う手法が提案されている.本稿では,整数計画問題として定式化することにより,高位合成における三つのタスクを同時に最適化する手法を提案する.こうして得られる整数計画問題に対して,計算量の観点から厳密解を求めることは難しいと予想されるが,従来の枠組みにとらわれない新しい発見的手法への足がかりを提供できると期待される.

In VLSI design, automatic transformation from an algorithm level behavioral description to a RTL (Register Transfer Level) structural and behavioral description is called high-level synthesis. High-level synthesis is becoming an important design stage to optimize a final result in recent large scale VLSI design. This paper proposes an ILP formulation to solve the total high-level synthesis problem. Furthermore, it can be expected to develop an efficient heuristic algorithm based on our ILP formulation.