補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

• 白 戴和

  東京工業大学電子物理工学専攻

• 浅田 友輔

  東京工業大学電子物理工学専攻

• 宮原 正也

  東京工業大学電子物理工学専攻

• 松澤 昭

  東京工業大学電子物理工学専攻

書誌事項

タイトル別名

• An 8-bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques
• 補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究
• ホカン ギジュツ ト バックグランド ホショウ ギジュツ オ モチイタ 8 bit 600 MSps ヘイレツガタ ADC ニ カンスル ケンキュウ

抄録

補間技術と巡回バックグランド補償技術を使用した並列型A/D変換器(ADC)に関して報告する.並列型ADCは分解能が上がるほど回路規模が増大し、消費電力が増加する.この問題に対し、容量補間とゲート幅補間の特長を生かした補間技術を提案し、分解能の増加による消費電力の増加を抑制した.巡回バックグランド自己補償技術は素子ばらつきによるオフセットと温度や電源電圧変動による影響を抑える.試作ADCは90-nm 1P10M CMOSプロセスで製作された.測定の結果、入力周波数500MHz、変換周波数600MSpsの際ENOBは補償技術未使用下で6.07bits、使用下で6.74bitsを達成した.1.2V電源電圧で98.5mWを消費し、FoMは1.54pJ/conversion stepを達成した.

収録刊行物

• 映像情報メディア学会技術報告

  映像情報メディア学会技術報告 33.39 (0), 99-104, 2009

  一般社団法人 映像情報メディア学会

キーワード

• アナログ・デジタル変換器
• 巡回バックグランド補償
• 自己補償
• 補間技術

詳細情報

• CRID: 1390001204527971456
• NII論文ID: 110007484199
• NII書誌ID: AN1059086X
• DOI: 10.11485/itetr.33.39.0_99
• ISSN: 24241970
• ISSN: 13426893
• NDL書誌ID: 10446040
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I10446040
• 本文言語コード: ja
• データソース種別:
  • JaLC
  • NDL
  • CiNii Articles
• 抄録ライセンスフラグ: 使用不可