Via数削減による大規模LSIレイアウトの高速DRC手法

• 亀井 智紀

• 安部 拓哉

• 本垰 秀昭

書誌事項

タイトル別名

• Viaスウ サクゲン ニ ヨル ダイキボ LSI レイアウト ノ コウソク DRC シュホウ
• The High-speed DRC Technique for VLSI Layout by Reducing Vias
• システムLSI設計技術(SLDM) Vol.2011-SLDM-148
• システム LSI セッケイ ギジュツ(SLDM) Vol.2011-SLDM-148

収録刊行物

• 情報処理学会研究報告

  情報処理学会研究報告 2010年度 (5), 1-6, 2011-02

  東京 : 情報処理学会

詳細情報

• CRID: 1520290884496948992
• NII論文ID: 110007891092
• NII書誌ID: AA12414720
• ISSN: 18840930
• NDL書誌ID: 025075927
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025075927
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZM13(科学技術--科学技術一般--データ処理・計算機)
• データソース種別:
  • NDL
  • CiNii Articles