ディジタルフィルタのハードウェア特殊化と制振制御への応用 Hardware Specialization of Digital Filters for Vibration Control

この論文をさがす

著者

    • 手塚 康瑛 TEZUKA Yasuaki
    • 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology
    • 市川 周一 ICHIKAWA Shuichi
    • 豊橋技術科学大学・知識情報工学系 Dept. Knowledge-based Information Engineering, Toyohashi University of Technology
    • 野田 善之 NODA Yoshiyuki
    • 豊橋技術科学大学・生産システム工学系 Dept. Production Systems Engineering, Toyohashi University of Technology

抄録

一般に論理回路の入力を(一部でも)固定すれば,定数伝播により論理が簡単化され,回路規模が削減される.論理段数の減少とレイアウト面積の縮小により,回路動作の高速化も期待できる.こうした技術をハードウェア特殊化とよぶ.本研究の目的は,ディジタルフィルタと制振制御システムの実装について,ハードウェア特殊化技術の効果を検証することである.Altera Cyclone III FPGAとQuartus IIを用いた設計評価の結果,3次Butterworth特性のローパスフィルタをIIRディジタルフィルタとして実装した場合,フィルタのゲインパラメータを固定することにより論理規模は44〜60%削減できることがわかった.ローパスフィルタとノッチフィルタによるハイブリッド整形法においても,パラメータの固定により論理規模は52%削減された.ローパスフィルタつきPreshapingにおいては,パラメータ固定で92%の削減,入力波形を方形波に固定することで89%の削減が得られた.入力波形を固定した場合,論理規模は入力波形を表現するビット幅に線形に依存することがわかった.

The logic circuit can generally be reduced, if any input of the circuit is given as a constant. The derived circuit might be even faster than the original, because of the reduction of logic depth and layout area. Since the derived circuit is specialized to a specific input, such technique is called as hardware specialization. The purpose of this study is to evaluate the hardware specialization technique in digital filters and vibration control systems. Altera Cyclone III FPGA and Quartus II software were adopted as evaluation platform. In case of a third-order Butterworth low-pass filter, its logic scale was reduced to 40-56% of the original by fixing the gain parameters. In a hybrid-shaped approach with a low-pass filter and a notch filter, the logic scale was reduced to 48% of the original by fixing the parameters of these filters. In a preshaping circuit with a low-pass filter, the respective logic scale was reduced to 7.5% and 11% of the original by fixing parameters and input wave form. In the circuits specialized to a fixed wave form, the logic scale was a linear function of the bit width of the input data.

収録刊行物

  • 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report

    電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 109(395), 83-88, 2010-01-19

    一般社団法人電子情報通信学会

参考文献:  11件中 1-11件 を表示

被引用文献:  4件中 1-4件 を表示

各種コード

  • NII論文ID(NAID)
    110007999791
  • NII書誌ID(NCID)
    AA12046591
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09135685
  • NDL 記事登録ID
    10554691
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-940
  • データ提供元
    CJP書誌  CJP引用  NDL  NII-ELS 
ページトップへ