効率良い正規表現照合のための並列ビット分配にもとづいたハードウェア指向アルゴリズム An efficient hardware-oriented algorithm for regular expression matching based on parallel bit-distribution

この論文をさがす

著者

抄録

本稿では,重要なデータストリーム処理問題の一つである正規表現パターン照合に対して,ビット並列型パターン照合手法に基づいた高速なハードウェア指向アルゴリズムを提案する.並列ビット分配と呼ぶ新しいビット並列手法を用いて,文字と,連接,和,Kleeneプラスから構成される非消去的正規表現のクラスに対して,O(md log b+m|Σ|)前処理時間とO(md log b/w+m|Σ|/w)領域を用いて,O(mdn log b/w)実行時間の効率的な正規表現照合アルゴリズムを与える.これはd,b,|Σ|が定数の場合に,O(mn/w)実行時間とO(m/w)領域の高速なアルゴリズムを与える.ここで,nは入力長を表し,mと,d,bは,それぞれ,パターンの長さと,深さ,最大戻り幅を,wは計算機のワード長,|Σ|はアルファベットの要素数を表す.さらに,このアルゴリズムを用いて,回路の再構成を伴わずにパターンの変更を可能なハードウェア実装のアーキテクチャを示す.

In this paper, we study the regular expression matching problem for fast data stream processing. We present an efficient algorithm for based on new bit-parallel methods, called parallel scatter and gather exploiting bit-parallelism in a computer word. Finally, we show an architecture for a hardware implementation of our algorithm. The architecture can change its regular expression patterns on-the-fly without expensive reconfiguration.

収録刊行物

  • 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report

    電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 109(395), 131-136, 2010-01-19

    一般社団法人電子情報通信学会

参考文献:  8件中 1-8件 を表示

各種コード

  • NII論文ID(NAID)
    110007999799
  • NII書誌ID(NCID)
    AA12046591
  • 本文言語コード
    JPN
  • 資料種別
    ART
  • ISSN
    09135685
  • NDL 記事登録ID
    10554722
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z16-940
  • データ提供元
    CJP書誌  NDL  NII-ELS 
ページトップへ