組み込みアプリケーションを対象とした2階層ユニファイドキャッシュのシミュレーション手法(システム設計,デザインガイア2009-VLSI設計の新しい大地)  [in Japanese] Two-level Cache Simulation with L2 Unified Cache for Embedded Applications  [in Japanese]

本稿では組み込みアプリケーションを対象として,パラメータによって変化したL1命令キャッシュ,L1データキャッシュ,L2ユニファイドキャッシュのヒット数およびミス数を正確かつ高速に算出する手法を提案する.本手法はL1命令(データ)キャッシュ-L2命令(データ)キャッシュを対象としたシミュレーションを複数回繰り返すことで,2階層ユニファイドキャッシュを対象としたシミュレーションを可能とした.さらに,キャッシュが持つ性質を利用し,シミュレーションするキャッシュ構成を省略することで,全探索手法と比較して,最大3662.93倍の高速化を確認した.

In this paper, we propose a two-level cache simulation method with L2 unified cache for embedded applications. It simulates L1 instruction cache, L1 data cache and L2 unified cache accurately in short period of time, by repeating simulation for L1/L2 instruction(data) cache several times. Additionally, by using several cache properties we can obtain the number of cache hits/misses whithout simulating several cache configurations. Our proposed approach totally runs a maximum of 3662.93 times faster than that of the conventional exhaustive approach.