論理回路レべルにおけるクロストークによる遅延変動の推定方法(ディペンダブル設計,FPGA応用及び一般) An Estimation Method of Delay Time Variation by Crosstalk in Logic Circuit Level

    • 小林 政幸 KOBAYASHI Masayuki
    • 高知大学大学院総合人間自然科学研究科(情報科学分野) Information Science Division, Graduate School of Science, Kochi University
    • 仙頭 航 SENTO Wataru
    • 高知大学理学部数理情報科学科情報科学コース Faculty of Science, Kochi University
    • 豊永 昌彦 TOYONAGA Masahiko
    • 高知大学大学院総合人間自然科学研究科(情報科学分野) Information Science Division, Graduate School of Science, Kochi University
    • 村岡 道明 MURAOKA Michiaki
    • 高知大学大学院総合人間自然科学研究科(情報科学分野) Information Science Division, Graduate School of Science, Kochi University

抄録

本稿では,微細化に伴い問題となっているクロストークにより変動する遅延時間を算出し,動的な解析によりクロストーク箇所およびタイミングエラー箇所を検出する手法を提案する.従来は,STAと回路シミュレータを用いてクロストークを解析していたが,本手法では,クロストークによる影響で増加する遅延時間算出式を用いて遅延時間を算出し,論理シミュレーションにバックアノテーションすることによりクロストーク箇所を検出できる.さらに,クロストークの影響によりタイミングエラーを生じる箇所を検出することを可能とする.

In this paper, a method which detects crosstalk points and timing error points by using the logic simulation with the back annotation of the delay time equation of crosstalk is proposed. The conventional method analyzed crosstalk with the static timing analysis and the circuit simulator. However, this method calculates the delay time increase of crosstalk by the delay time equation and can detect crosstalk points by using the logic simulation with the back annotation of the delay time. Furthermore, this method is able to detect crosstalk points which generate timing errors.

収録刊行物

電子情報通信学会技術研究報告. VLD, VLSI設計技術   [巻号一覧]

電子情報通信学会技術研究報告. VLD, VLSI設計技術 109(393), 161-166, 2010-01-19  [この号の目次]

社団法人電子情報通信学会

参考文献:  9件

参考文献を見るにはログインが必要です。ユーザIDをお持ちでない方は新規登録してください。

プレビュー

プレビュー

各種コード

  • NII論文ID(NAID) :
    110008001472
  • NII書誌ID(NCID) :
    AN10013323
  • 本文言語コード :
    JPN
  • 資料種別 :
    ART
  • ISSN :
    09135685
  • NDL 記事登録ID :
    10554049
  • NDL 雑誌分類 :
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号 :
    Z16-940
  • 収録DB :
    CJP書誌  NDL  NII-ELS