相補型デルタアナログ-デジタル変換器の性能改善に向けた積分器の導入

• 楠本, 哲也

• 宮嶋, 茂之

• 松岡, 宏弥

• 藤巻, 朗

• KUSUMOTO, Tetsuya

• MIYAJIMA, Shigeyuki

• MATSUOKA, Hiromi

• FUJIMAKI, Akira

書誌事項

タイトル別名

• ソウホガタ デルタアナログ デジタル ヘンカンキ ノ セイノウ カイゼン ニ ムケタ セキブンキ ノ ドウニュウ
• Introduction of an SFQ integrator for improvement of complementary delta analog-to-digital converters

抄録

本稿では相補型デルタアナログ-デジタル(A/D)変換器への積分器の導入について述べる。相補型デルタA/D変換器に積分器を組み込むことでSignal-to-Noise Ratio(SNR)を20dB改善することが可能である。積分器の導入にあたり、我々はまず相補型デルタA/D変換器のデジタル部にあたる積分器と間引きフィルタの動作実証を行い、6.5GHzまでの動作を確認した。さらに、同回路に変調器も組み合わせた相補型デルタA/D変換器全体での動作実証にも成功した。

(超伝導マイクロ波応用,信号処理基盤技術及びその応用,一般)

収録刊行物

• 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス

  電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス 111 (130), 29-34, 2011-07

  一般社団法人電子情報通信学会

キーワード

• SFQ回路
• 相補型デルタA/D変換器
• 積分器
• SFQ circuit
• complementary delta ADC
• integrator

詳細情報

• CRID: 1050564288758164096
• NII論文ID: 110008800741
• NII書誌ID: AA1123312X
• HANDLE: 2237/23796
• NDL書誌ID: 11200675
• ISSN: 09135685
• Web Site: https://nagoya.repo.nii.ac.jp/records/21648
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I11200675
• 本文言語コード: ja
• 資料種別: journal article
• データソース種別:
  • IRDB
  • NDL
  • CiNii Articles