アイドル時キャッシュ電源遮断における性能ペナルティ削減手法の実装
この論文をさがす
抄録
プロセッサがアイドル時に消費するリーク電力が全消費電力に占める割合は,トランジスタの微細化が進むにつれて年々上昇を続け問題となっている.このようなリーク電力を削減する目的で,アイドル時に OS の判断によりコアへの電源供給を遮断するパワーゲーティング技術が広く用いられている.しかし,キャッシュの電源を遮断した場合には格納されていたデータが揮発するため,電源復帰後に失われたデータを参照した場合,それによるキャッシュミスが性能低下を引き起こす.そのため,本研究ではキャッシュの電源を遮断する場合においても,タグアレイには通電させておき,電源復帰後にタグを用いてデータを復帰させる技術を提案する.また,無駄なデータ復帰を防ぐため,再利用されるデータの識別手法についての検討を行い,予備的な評価を行う.
収録刊行物
-
- 研究報告計算機アーキテクチャ(ARC)
-
研究報告計算機アーキテクチャ(ARC) 2012 (15), 1-7, 2012-07-25
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1571135652846162304
-
- NII論文ID
- 110009425027
-
- NII書誌ID
- AN10096105
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles