A-3-5 高位合成における配列アクセス順序最適化によるループ並列化(A-3.VLSI設計技術,一般セッション)

• 大野 真司

  名古屋大学情報科学研究科情報システム学専攻

• 高木 一義

  京都大学情報学研究科通信情報システム専攻

• 高木 直史

  京都大学情報学研究科通信情報システム専攻

書誌事項

タイトル別名

• A-3-5 Loop Parallelization Exploiting Array Access Ordering in High-Level Synthesis

収録刊行物

• 電子情報通信学会総合大会講演論文集

  電子情報通信学会総合大会講演論文集 2012 89-, 2012-03-06

  一般社団法人電子情報通信学会

詳細情報

• CRID: 1572261552774964992
• NII論文ID: 110009460610
• NII書誌ID: AN10471452
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles