大規模ヘテロ型スーパーコンピュータ向けデータ並列処理フレームワークの設計と実装

この論文にアクセスする

この論文をさがす

抄録

我々は,現在,数千~数万のアクセラレータを搭載したスパコン上でのスケーラブルなデータ並列処理を目指したソフトウェア基盤として Hamar(Highly Accelerated MapReduce) の開発を進めている.本稿では,その初期設計と実装について述べ,アプリケーションとして,MapReduce に基づいた汎用グラフ処理モデルである GIM-V へ適用した事例を述べる.適用した結果,Hamar では,Map,Reduce 処理は CUDA 及び OpenMP で柔軟に記述できることを確認した.また,予備実験として,両実装を 1 台の GPU が搭載された単一計算ノード上で動作させたところ,Map 処理は平均して CUDA 版が OpenMP 版と比較して平均 1.2 倍の性能向上を示し,Reduce 処理は 10 倍以上の性能低下を示した.この構成は,単一計算ノードに GPU 1 台が接続された環境であり,CUDA 版の実装では不利な条件での結果であったものの,更なる大規模計算環境への適用や,性能最適化,自動タスクスケジューリングなどの課題が明らかになった.

収録刊行物

  • 研究報告ハイパフォーマンスコンピューティング(HPC)

    研究報告ハイパフォーマンスコンピューティング(HPC) 2013-HPC-138(24), 1-7, 2013-02-14

各種コード

  • NII論文ID(NAID)
    110009536449
  • NII書誌ID(NCID)
    AN10463942
  • 本文言語コード
    JPN
  • 資料種別
    Technical Report
  • データ提供元
    NII-ELS  IPSJ 
ページトップへ