大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発

• 関山 守

• 戸田 賢二

• 神徳 徹雄

書誌事項

タイトル別名

• Development of High Speed Network Intrusion Detection System with High Scalability Using High-performance FPGA

抄録

大規模FPGAを用いた高速ネットワークテストベッド上にSnortルールによるネットワーク侵入検知システムのパターンマッチング回路を実装した．高速ネットワーク上における侵入検知の実時間処理を可能とするシステムであり，複数回路の並列実装による規模拡張可能性を実現することにより10Gbpsを超える速度での処理を可能にした．We developed intrusion detection system (IDS) , that uses pattern matching circuit for Snort rules, on a high-performance FPGA testbed board with six 10GbE ports. The developed system can process intrusion detection on three 10GbE data streams individually. We also realized real-time IDS processing on three 10GbE data streams.

収録刊行物

• 研究報告組込みシステム（EMB）

  研究報告組込みシステム（EMB） 2013 (45), 1-5, 2013-03-06

詳細情報

• CRID: 1573105977734082176
• NII論文ID: 110009551245
• NII書誌ID: AA12149313
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles