ゲートレベルパイプライン型自己同期回路のエラー耐性の評価

• 崔 伝?

  東京大学大学院工学系研究科電気系工学専攻

• 池田 誠

  東京大学大学院工学系研究科電気系工学専攻

書誌事項

タイトル別名

• Error Tolerance of Dual Pipeline Self Synchronous Circuits

抄録

宇宙放射線に含まれる中性子と LSI を構成する原子の衝突によるソフトエラーは常にある割合で発生している。このようなソフトエラーは半導体デバイス中のラッチ状態やメモリー情報の反転など SEU による予期せぬ結果を引き起こす可能性がある。本研究では,HSPICE によりゲートレベルパイプライン型自己同期回路に中性子線の衝突を模擬する電流パルスを注入することにより,SEU の評価を行った。シミュレーション結果に基づいて,中性子線の衝突ノードとタイミングにより,回路の出力に現れるエラーのタイプと影響を分析し,自己同期回路のソフトエラー耐性を調べた。

収録刊行物

• 情報処理学会研究報告. SLDM, [システムLSI設計技術]

  情報処理学会研究報告. SLDM, [システムLSI設計技術] 2014 (7), 1-6, 2014-05-22

  一般社団法人情報処理学会

キーワード

• 回路・ゲートレベル

詳細情報

• CRID: 1573387452652963456
• NII論文ID: 110009781845
• NII書誌ID: AA11451459
• ISSN: 09196072
• 本文言語コード: ja
• データソース種別:
  • CiNii Articles