統計的手法を用いた並列化コンパイラ協調マルチコアアーキテクチャシミュレータ高速化手法

• 田口 学豊

• 木村 啓二

• 笠原 博徳

書誌事項

タイトル別名

• トウケイテキ シュホウ オ モチイタ ヘイレツカ コンパイラ キョウチョウ マルチコアアーキテクチャシミュレータ コウソクカ シュホウ
• A Parallelizing Compiler Cooperative Acceleration Technique of Multicore Architecture Simulation using a Statistical Method
• コンピュータシステム 組込み技術とネットワークに関するワークショップETNET2014
• コンピュータ システム クミコミ ギジュツ ト ネットワーク ニ カンスル ワークショップ ETNET2014

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 (497), 289-294, 2014-03

  東京 : 電子情報通信学会

キーワード

• 並列化アプリケーション
• マルチコアアーキテクチャシミュレータ
• 統計的手法
• 高速化
• Parallelized application
• Multicore architecture simulator
• Statistical method
• Acceleration technique

詳細情報

• CRID: 1520572357131403904
• NII論文ID: 110009862052
• NII論文ID: 110009861638
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 025414726
• NDL書誌ID: 025414241
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025414726
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025414241
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles