CEGAR法を用いたLUT回路のブーリアンマッチングの高速化手法

• 松永 裕介

書誌事項

タイトル別名

• CEGARホウ オ モチイタ LUT カイロ ノ ブーリアンマッチング ノ コウソクカ シュホウ
• Accelerating Boolean Matching of LUT-based Circuits using CEGAR method
• システム数理と応用
• システム スウリ ト オウヨウ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 (125), 201-206, 2014-07

  東京 : 電子情報通信学会

キーワード

• 論理合成
• テクノロジマッピング
• FPGA
• ブーリアンマッチング
• CEGAR
• SAT
• logic synthesis
• technology mapping
• Boolean matching

詳細情報

• CRID: 1520009407229230848
• NII論文ID: 110009946148
• NII論文ID: 110009947425
• NII論文ID: 110009947057
• NII論文ID: 110009945855
• NII論文ID: 110009945807
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 025636710
• NDL書誌ID: 025635323
• NDL書誌ID: 025637785
• NDL書誌ID: 025634284
• NDL書誌ID: 025636135
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025636710
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025635323
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025637785
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025634284
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025636135
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles