リコンフィギャラブルアーキテクチャのためのバックゲートバイアス印加時間解析

• 奥原 颯

• 天野 英晴

書誌事項

タイトル別名

• リコンフィギャラブルアーキテクチャ ノ タメ ノ バックゲートバイアス インカ ジカン カイセキ
• Time Analysis of Appling Back Gate Bias for Reconfigurable Architectures
• リコンフィギャラブルシステム ; デザインガイア2014 : VLSI設計の新しい大地
• リコンフィギャラブル システム ; デザインガイア 2014 : VLSI セッケイ ノ アタラシイ ダイチ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 (331), 13-18, 2014-11

  東京 : 電子情報通信学会

キーワード

• 動的バックゲートバイアス制御
• 低電力設計
• Dynamic back gate bias scaling
• Low power design

詳細情報

• CRID: 1520572358755677952
• NII論文ID: 110009971369
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 025984170
• Web Site: http://id.ndl.go.jp/bib/025984170
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025984170
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles