A-3-13 IPコア保護のための鍵埋め込み型AES復号回路の設計(A-3.VLSI設計技術,一般セッション) A-3-13 A key-embedded AES decryption circuit for IP core protection

この論文をさがす

著者

    • 松岡 俊佑 Matsuoka Shunsuke
    • 旭川工業高等専門学校機械システム工学科 Department of Mechanical Systems, Asahikawa National College of Technology
    • 藤枝 直輝 Fujieda Naoki
    • 豊橋技術科学大学電気・電子情報工学系 Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology
    • 市川 周一 Ichikawa Shuichi
    • 豊橋技術科学大学電気・電子情報工学系 Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology

収録刊行物

  • 電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集

    電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集 2015年_基礎・境界, 58, 2015-08-25

    一般社団法人電子情報通信学会

各種コード

  • NII論文ID(NAID)
    110009996041
  • NII書誌ID(NCID)
    AA12732012
  • 本文言語コード
    JPN
  • ISSN
    2189700X
  • データ提供元
    NII-ELS 
ページトップへ