FPGAにおける汎用的な動的部分再構成プラットフォームの開発

DOI

書誌事項

タイトル別名
  • Development of General Dynamic Partial Reconfiguration Platform on FPGA

抄録

汎用的なSoCの基盤として期待されているFPGAには,動的部分再構成(DPR)をサポートするものがある。DPRはシステムを止めずに一部の回路のみを書き換えられるため,性能低下を抑えながら,単一かつ小型のFPGAで複数の処理を実現できる.従来のDPRに関する研究は,ハードウェアやボードは独自に開発されており,また,DPRをサポートした任意のFPGAに搭載することも考慮されていなかった.つまり,統一的なSoCとして利用できない。本論文では,FPGAにおける統一的なDPRプラットフォームを提案し,プラットフォームを具現化した試作機において,いくつかの回路を動的に切り替えた結果について報告する.

収録刊行物

キーワード

詳細情報

  • CRID
    1390282680642152704
  • NII論文ID
    130005455711
  • DOI
    10.11527/jceeek.2011.0_508
  • データソース種別
    • JaLC
    • CiNii Articles
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ