動的再構成可能プロセッサによるJPEGエンコーダの設計とその評価

• 鈴木友規

• 神戸尚志

抄録

近年、回路構成を動的に切り替えることにより、回路面積の小規模化と柔軟性、さらに低消費電力と高速処理を実現する動的再構成可能プロセッサが注目されている。本稿ではIPFlex社が開発したDAPDNA-2へJPEGエンコーダを適用し、その評価を行う。

収録刊行物

• 平成21年度情報処理学会関西支部支部大会講演論文集

  平成21年度情報処理学会関西支部支部大会講演論文集 2009 2009-09-29

キーワード

• ものづくり基盤コンピューティングシステム

詳細情報

• CRID: 1050011097161238272
• NII論文ID: 170000063820
• Web Site: http://id.nii.ac.jp/1001/00071640/
• 本文言語コード: ja
• 資料種別: conference paper
• データソース種別:
  • IRDB
  • CiNii Articles