フロアプランを考慮したマルチプレクサ入力数制限FPGA向け高位合成手法

• 藤原 晃一

• 阿部 晋矢

• 川村 一志

書誌事項

タイトル別名

• フロアプラン オ コウリョ シタ マルチプレクサ ニュウリョクスウ セイゲン FPGA ムケ コウイ ゴウセイ シュホウ
• A Floorplan-driven High-Level Synthesis Algorithm for Reducing Multiplexer Inputs Targeting FPGAs
• VLSI設計技術
• VLSI セッケイ ギジュツ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 (123), 219-224, 2014-07

  東京 : 電子情報通信学会

キーワード

• 高位合成
• FPGA
• マルチプレクサ (MUX)
• フロアプラン指向
• 配線遅延
• high-level synthesis (HLS)
• multiplexer
• floorplan
• interconnection delay

詳細情報

• CRID: 1520290883050748416
• NII論文ID: 110009946151
• NII論文ID: 110009945810
• NII論文ID: 110009945858
• NII論文ID: 110009947428
• NII論文ID: 110009947060
• NII書誌ID: AA1123312X
• ISSN: 09135685
• NDL書誌ID: 025635386
• NDL書誌ID: 025636173
• NDL書誌ID: 025636733
• NDL書誌ID: 025637818
• NDL書誌ID: 025634335
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025635386
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025636173
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025636733
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025637818
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025634335
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles