演算チェイニング候補列挙に基づく配線遅延を考慮した高位合成手法

• 寺田 晃太朗

• 柳澤 政生

• 戸川 望

書誌事項

タイトル別名

• エンザン チェイニング コウホ レッキョ ニ モトズク ハイセン チエン オ コウリョ シタ コウイ ゴウセイ シュホウ
• An Interconnect-Delay-Aware High-Level Synthesis Algorithm with Operation Chainings Using Chaining Enumeration

収録刊行物

• 回路とシステムワークショップ論文集 Workshop on Circuits and Systems

  回路とシステムワークショップ論文集 Workshop on Circuits and Systems 27 440-445, 2014-08

  [東京] : [電子情報通信学会]

詳細情報

• CRID: 1520853832952968320
• NII論文ID: 40020154050
• NDL書誌ID: 025639724
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I025639724
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles