SATソルバによるCMOS回路のレイアウト面積最小化手法

• 増子 駿

• 小平 行秀

書誌事項

タイトル別名

• SAT ソルバ ニ ヨル CMOS カイロ ノ レイアウト メンセキ サイショウカ シュホウ
• Area Minimization Method for Layout of CMOS Circuits Using SAT-Solver

収録刊行物

• 回路とシステムワークショップ論文集 Workshop on Circuits and Systems

  回路とシステムワークショップ論文集 Workshop on Circuits and Systems 28 237-242, 2015-08

  [東京] : [電子情報通信学会]

詳細情報

• CRID: 1520009409358040448
• NII論文ID: 40020807018
• NDL書誌ID: 027260204
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I027260204
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles