ゲートターンオフサイリスタの動作機構解明とその高性能化に関する研究

Access this Article

Search this Article

Author

    • 長野, 隆洋 ナガノ, タカヒロ

Bibliographic Information

Title

ゲートターンオフサイリスタの動作機構解明とその高性能化に関する研究

Author

長野, 隆洋

Author(Another name)

ナガノ, タカヒロ

University

京都大学

Types of degree

工学博士

Grant ID

乙第7469号

Degree year

1991-03-23

Note and Description

博士論文

Table of Contents

  1. 論文目録 / (0001.jp2)
  2. 目次 / p5 (0006.jp2)
  3. 第1章 緒言 / p1 (0008.jp2)
  4. §1.1 本研究の意義 / p1 (0008.jp2)
  5. §1.2 パワー半導体スイッチング素子の種類と特徴 / p2 (0009.jp2)
  6. §1.3 GTOとその特性および応用 / p6 (0011.jp2)
  7. 1.3.1 GTOの歴史的背景 / p6 (0011.jp2)
  8. 1.3.2 GTOの基本構造と動作原理 / p7 (0011.jp2)
  9. 1.3.3 GTOのモデル / p17 (0016.jp2)
  10. 1.3.4 設計上の考え方 / p23 (0019.jp2)
  11. 1.3.5 金ドープ型GTOの問題点 / p29 (0022.jp2)
  12. 1.3.6 GTOの応用 / p29 (0022.jp2)
  13. §1.4 GTOの研究課題 / p34 (0025.jp2)
  14. §1.5 本研究の目的と各章の概要 / p35 (0025.jp2)
  15. 第2章 ターンオフ機構の1次元解析 / p38 (0027.jp2)
  16. §2.1 まえがき / p38 (0027.jp2)
  17. §2.2 数値解析方法 / p38 (0027.jp2)
  18. 2.2.1 デバイス方程式 / p38 (0027.jp2)
  19. 2.2.2 外部回路との結合 / p40 (0028.jp2)
  20. 2.2.3 数値解法 / p42 (0029.jp2)
  21. 2.2.3 ドリフトおよび拡散成分 / p43 (0030.jp2)
  22. §2.3 解析結果 / p44 (0030.jp2)
  23. 2.3.1 デバイス構造と回路条件 / p44 (0030.jp2)
  24. 2.3.2 ターンオフ時の電流波形 / p44 (0030.jp2)
  25. 2.3.3 キャリヤとポテンシャル分布の時間的変化 / p47 (0032.jp2)
  26. 2.3.4 nベース層中の電流成分 / p52 (0034.jp2)
  27. §2.4 ターンオフ機構のまとめと性能改善策 / p52 (0034.jp2)
  28. §2.5 むすび / p57 (0037.jp2)
  29. 第3章 新pエミッタ短絡型GTOの提案とその特性 / p58 (0037.jp2)
  30. §3.1 まえがき / p58 (0037.jp2)
  31. §3.2 新pエミッタ短絡構造とその動作原理 / p59 (0038.jp2)
  32. §3.3 電荷制御モデルによる解析 / p61 (0039.jp2)
  33. 3.3.1 電荷制御方程式 / p61 (0039.jp2)
  34. 3.3.2 数値解析 / p65 (0041.jp2)
  35. §3.4 計算結果およびモデルの検証 / p66 (0041.jp2)
  36. 3.4.1 計算結果 / p66 (0041.jp2)
  37. 3.4.2 試料GTO / p70 (0043.jp2)
  38. 3.4.3 電気的特性 / p76 (0046.jp2)
  39. §3.5 むすび / p85 (0051.jp2)
  40. 第4章 ターンオフ安全動作領域とその接合構造依存性 / p86 (0051.jp2)
  41. §4.1 まえがき / p86 (0051.jp2)
  42. §4.2 実験方法 / p87 (0052.jp2)
  43. 4.2.1 試料GTO / p87 (0052.jp2)
  44. 4.2.2 測定回路 / p87 (0052.jp2)
  45. 4.2.3 ターンオフ安全動作領域(QSOA) / p92 (0054.jp2)
  46. §4.3 接合構造依存性 / p94 (0055.jp2)
  47. 4.3.1 pエミッタ依存性 / p94 (0055.jp2)
  48. 4.3.2 nエミッタ依存性 / p94 (0055.jp2)
  49. 4.3.3 nベース依存性 / p101 (0059.jp2)
  50. §4.4 サステイン電圧の考察 / p106 (0061.jp2)
  51. 4.4.1 ターンオフ時の動的振る舞い / p106 (0061.jp2)
  52. 4.4.2 電荷制御モデルによる検討 / p110 (0063.jp2)
  53. §4.5 むすび / p114 (0065.jp2)
  54. 第5章 フローティングゲート構造によるサステイン電圧の増大 / p115 (0066.jp2)
  55. §5.1 まえがき / p115 (0066.jp2)
  56. §5.2 実験方法 / p115 (0066.jp2)
  57. 5.2.1 試料GTO / p115 (0066.jp2)
  58. 5.2.2 測定方法 / p116 (0067.jp2)
  59. §5.3 実験結果 / p116 (0067.jp2)
  60. §5.4 フローティングゲートの動作機構考察 / p124 (0071.jp2)
  61. 5.4.1 ターンオフ波形の差異 / p124 (0071.jp2)
  62. 5.4.2 ゲートコンダクタンスの見積り / p124 (0071.jp2)
  63. §5.5 むすび / p126 (0072.jp2)
  64. 第6章 フローティングゲートGTOのモデル解析 / p130 (0074.jp2)
  65. §6.1 まえがき / p130 (0074.jp2)
  66. §6.2 解析方法 / p130 (0074.jp2)
  67. 6.2.1 オン領域の収縮モデル / p130 (0074.jp2)
  68. 6.2.2 電荷制御方程式による解析 / p133 (0076.jp2)
  69. §6.3 解析結果 / p140 (0079.jp2)
  70. §6.4 モデルの検証 / p145 (0082.jp2)
  71. 6.4.1 フローテインクゲート電極の抵抗値依存性 / p145 (0082.jp2)
  72. 6.4.2 ゲート電極間の抵抗値依存性 / p149 (0084.jp2)
  73. §6.5 むすび / p149 (0084.jp2)
  74. 第7章 結言 / p153 (0086.jp2)
  75. §7.1 本研究により明らかにされた事項 / p153 (0086.jp2)
  76. §7.2 今後に残された問題 / p157 (0088.jp2)
  77. 謝辞 / p158 (0089.jp2)
  78. 参考文献 / p159 (0090.jp2)
  79. 付録 / p166 (0094.jp2)
  80. §A.1 蓄積時間tsの導出 / p166 (0094.jp2)
  81. §A.2 数値解析の手法 / p170 (0096.jp2)
  82. §A.3 電荷制御方程式 / p173 (0098.jp2)
  83. 発表文献 / p176 (0099.jp2)
  84. (1)本研究に関する発表文献 / p176 (0099.jp2)
  85. (i)論文 / p176 (0099.jp2)
  86. (ii)研究会,学会講演など / p177 (0100.jp2)
  87. (2)その他の発表文献 / p179 (0101.jp2)
  88. (i)論文 / p179 (0101.jp2)
  89. (ii)研究会,学会講演など / p179 (0101.jp2)
3access

Codes

  • NII Article ID (NAID)
    500000073963
  • NII Author ID (NRID)
    • 8000000074160
  • DOI(NDL)
  • NDLBibID
    • 000000238277
  • Source
    • NDL ONLINE
    • NDL Digital Collections

Export

Page Top