半導体素子のマルチチップ実装に関する研究

この論文をさがす

著者

    • 福岡, 義孝, 1951- フクオカ, ヨシタカ

書誌事項

タイトル

半導体素子のマルチチップ実装に関する研究

著者名

福岡, 義孝, 1951-

著者別名

フクオカ, ヨシタカ

学位授与大学

名古屋工業大学

取得学位

工学博士

学位授与番号

乙第25号

学位授与年月日

1991-03-15

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 半導体素子のマルチチップ実装に関する研究 / p1 (0007.jp2)
  3. 第1章 緒言 / p1 (0007.jp2)
  4. 1.1 本研究の背景 / p1 (0007.jp2)
  5. 1. 2 本研究の目的と各章の内容梗概 / p3 (0008.jp2)
  6. 第2章 マルチチップ実装用多層配線基板の形成法 / p9 (0012.jp2)
  7. 2.1 まえがき / p9 (0012.jp2)
  8. 2.2 マルチチップ実装用多層配線基板材料への要求事項 / p9 (0012.jp2)
  9. 2.3 アルミナセラミックを用いた各種多層配線基板形成法とその特徴比較 / p15 (0015.jp2)
  10. 2.4 多層配線基板の膜特性 / p53 (0035.jp2)
  11. 2.5 多層配線基板の検証法 / p70 (0044.jp2)
  12. 2.6 高熱伝導性基板の開発動向 / p87 (0052.jp2)
  13. 2.7 高速素子実装用基板の開発動向 / p97 (0058.jp2)
  14. 2.8 まとめ / p105 (0064.jp2)
  15. 参考文献 / p107 (0065.jp2)
  16. 第3章 半導体素子のマルチチップモジュールへの組み立て法 / p112 (0069.jp2)
  17. 3.1 まえがき / p112 (0069.jp2)
  18. 3.2 半導体素子の各種組み立て法とその特徴比較 / p113 (0070.jp2)
  19. 3.3 ダイボンディング法 / p115 (0071.jp2)
  20. 3.4 ワイヤボンディング法 / p119 (0073.jp2)
  21. 3.5 多ピン狭ピッチ化への対応 / p130 (0078.jp2)
  22. 3.6 まとめ / p142 (0085.jp2)
  23. 参考文献 / p144 (0086.jp2)
  24. 第4章 マルチチップモジュールの機能検査および電気信号伝搬特性 / p147 (0089.jp2)
  25. 4.1 まえがき / p147 (0089.jp2)
  26. 4.2 マルチチップモジュールの機能検査とリペア・リワーク / p148 (0090.jp2)
  27. 4.3 電気信号配線遅延特性 / p151 (0091.jp2)
  28. 4.4 クロストークノイズ特性 / p169 (0100.jp2)
  29. 4.5 まとめ / p177 (0104.jp2)
  30. 参考文献 / p179 (0105.jp2)
  31. 第5章 マルチチップモジュールの放熱法 / p181 (0107.jp2)
  32. 5.1 まえがき / p181 (0107.jp2)
  33. 5.2 発熱密度の増加に伴う放熱形態の変遷 / p182 (0108.jp2)
  34. 5.3 定常状態における簡易ジャンクション温度算出法 / p183 (0108.jp2)
  35. 5.4 マルチチップモジュールの放熱形態 / p187 (0110.jp2)
  36. 5.5 マルチチップモジュールの非定常熱解析 / p190 (0112.jp2)
  37. 5.6 相変化冷却技術 / p202 (0118.jp2)
  38. 5.7 まとめ / p225 (0129.jp2)
  39. 参考文献 / p227 (0130.jp2)
  40. 第6章 マルチチップモジュールの封止法 / p231 (0133.jp2)
  41. 6.1 まえがき / p231 (0133.jp2)
  42. 6.2 各種封止方法とその特徴比較 / p232 (0134.jp2)
  43. 6.3 気密封止マルチチップモジュールの強度解析 / p242 (0139.jp2)
  44. 6.4 リーク率測定法およびマルチチップモジュールの信頼度 / p258 (0149.jp2)
  45. 6.5 まとめ / p265 (0153.jp2)
  46. 参考文献 / p268 (0154.jp2)
  47. 第7章 マルチチップモジュールの入出力端子形成法 / p270 (0156.jp2)
  48. 7.1 まえがき / p270 (0156.jp2)
  49. 7.2 レントの法則と半導体素子の各種入出力端子形成法 / p270 (0156.jp2)
  50. 7.3 マルチチップモジュールの各種入出力端子形成法とその特徴比較 / p278 (0160.jp2)
  51. 7.4 多ピン化への対応 / p281 (0162.jp2)
  52. 7.5 まとめ / p283 (0163.jp2)
  53. 参考文献 / p286 (0164.jp2)
  54. 第8章 電子機器システムの超小形化実装 / p288 (0166.jp2)
  55. 8.1 まえがき / p288 (0166.jp2)
  56. 8.2 能動素子に対するASICの開発 / p289 (0167.jp2)
  57. 8.3 受動素子に対する受動素子アレイの開発 / p297 (0171.jp2)
  58. 8.4 ゲートアレイおよびレジスタアレイ組み込みマルチチップモジュール / p306 (0177.jp2)
  59. 8. 5 マルチチップモジュールの三次元実装法 / p310 (0179.jp2)
  60. 8.6 COW(Chip on Wafer)とWSI(Wafer Scale Integration) / p318 (0185.jp2)
  61. 8.7 まとめ / p325 (0189.jp2)
  62. 参考文献 / p328 (0191.jp2)
  63. 第9章 結言 / p331 (0193.jp2)
  64. 9.1 本研究の成果 / p331 (0193.jp2)
  65. 付録 / p336 (0197.jp2)
  66. 謝辞 / p341 (0201.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000075646
  • NII著者ID(NRID)
    • 8000000998426
  • DOI(NDL)
  • NDL書誌ID
    • 000000239960
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ