Functional verification of RTL hardware designs レジスタ転送レベルのハードウェア設計における機能検証

この論文をさがす

著者

    • Palacios Pawlovsky, Alberto

書誌事項

タイトル

Functional verification of RTL hardware designs

タイトル別名

レジスタ転送レベルのハードウェア設計における機能検証

著者名

Palacios Pawlovsky, Alberto

学位授与大学

長岡技術科学大学

取得学位

工学博士

学位授与番号

甲第33号

学位授与年月日

1991-03-25

注記・抄録

博士論文

目次

  1. 目次 / (0004.jp2)
  2. 第1章 緒論 / p1 (0005.jp2)
  3. §1 序論 / p1 (0005.jp2)
  4. §2 本研究の背景 / p3 (0006.jp2)
  5. §3 本研究の意義と応用 / p7 (0008.jp2)
  6. 第2章 基礎、ハードウェア記述、故障モデル / p9 (0009.jp2)
  7. §1 機能記述法と基礎定義 / p9 (0009.jp2)
  8. §2 ハードウェア記述言語(HDL) / p15 (0012.jp2)
  9. §3 故障モデル / p23 (0016.jp2)
  10. 第3章 設計検証 / p27 (0018.jp2)
  11. §1 仕様と設計のモデル化 / p27 (0018.jp2)
  12. §2 処理順序及び制御順序の検証 / p37 (0023.jp2)
  13. §3 設計検証、故障検出 / p50 (0030.jp2)
  14. 第4章 検証用の正規表現の生成方法 / p55 (0032.jp2)
  15. §1 基本的な概念と用語 / p55 (0032.jp2)
  16. §2 検証用の正規表現の求め方 / p59 (0034.jp2)
  17. §3 グラフの分解 / p63 (0036.jp2)
  18. 第5章 検証システムの実現、計算量 / p68 (0039.jp2)
  19. §1 仕様書と設計書の処理 / p68 (0039.jp2)
  20. §2 グラフ上のパスの計算 / p73 (0041.jp2)
  21. §3 検証用のグラフのデータ構造、計算量 / p75 (0042.jp2)
  22. §4 検証用の各手順の計算量 / p81 (0045.jp2)
  23. §5 評価 / p84 (0047.jp2)
  24. 第6章 結論 / p85 (0047.jp2)
  25. 参考文献 / p88 (0049.jp2)
  26. 付録 / p93 (0051.jp2)
  27. A バッファの構文規則 / p93 (0051.jp2)
  28. B 形式言語、関連定義 / p95 (0052.jp2)
  29. C 正規表現の基礎 / p99 (0054.jp2)
  30. D プログラムリスト / p105 (0057.jp2)
  31. 謝辞 / p131 (0070.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000076226
  • NII著者ID(NRID)
    • 8000000998469
  • DOI(NDL)
  • NDL書誌ID
    • 000000240540
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ