Functional verification of RTL hardware designs レジスタ転送レベルのハードウェア設計における機能検証
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
Functional verification of RTL hardware designs
- タイトル別名
-
レジスタ転送レベルのハードウェア設計における機能検証
- 著者名
-
Palacios Pawlovsky, Alberto
- 学位授与大学
-
長岡技術科学大学
- 取得学位
-
工学博士
- 学位授与番号
-
甲第33号
- 学位授与年月日
-
1991-03-25
注記・抄録
博士論文
目次
- 目次 / (0004.jp2)
- 第1章 緒論 / p1 (0005.jp2)
- §1 序論 / p1 (0005.jp2)
- §2 本研究の背景 / p3 (0006.jp2)
- §3 本研究の意義と応用 / p7 (0008.jp2)
- 第2章 基礎､ハードウェア記述､故障モデル / p9 (0009.jp2)
- §1 機能記述法と基礎定義 / p9 (0009.jp2)
- §2 ハードウェア記述言語(HDL) / p15 (0012.jp2)
- §3 故障モデル / p23 (0016.jp2)
- 第3章 設計検証 / p27 (0018.jp2)
- §1 仕様と設計のモデル化 / p27 (0018.jp2)
- §2 処理順序及び制御順序の検証 / p37 (0023.jp2)
- §3 設計検証､故障検出 / p50 (0030.jp2)
- 第4章 検証用の正規表現の生成方法 / p55 (0032.jp2)
- §1 基本的な概念と用語 / p55 (0032.jp2)
- §2 検証用の正規表現の求め方 / p59 (0034.jp2)
- §3 グラフの分解 / p63 (0036.jp2)
- 第5章 検証システムの実現､計算量 / p68 (0039.jp2)
- §1 仕様書と設計書の処理 / p68 (0039.jp2)
- §2 グラフ上のパスの計算 / p73 (0041.jp2)
- §3 検証用のグラフのデータ構造､計算量 / p75 (0042.jp2)
- §4 検証用の各手順の計算量 / p81 (0045.jp2)
- §5 評価 / p84 (0047.jp2)
- 第6章 結論 / p85 (0047.jp2)
- 参考文献 / p88 (0049.jp2)
- 付録 / p93 (0051.jp2)
- A バッファの構文規則 / p93 (0051.jp2)
- B 形式言語､関連定義 / p95 (0052.jp2)
- C 正規表現の基礎 / p99 (0054.jp2)
- D プログラムリスト / p105 (0057.jp2)
- 謝辞 / p131 (0070.jp2)