バイポーラデバイスの高機能集積化に関する研究 baipora debaisu no kokino shusekika ni kansuru kenkyu

この論文をさがす

著者

    • 鷲尾, 勝由 ワシオ, カツヨシ

書誌事項

タイトル

バイポーラデバイスの高機能集積化に関する研究

タイトル別名

baipora debaisu no kokino shusekika ni kansuru kenkyu

著者名

鷲尾, 勝由

著者別名

ワシオ, カツヨシ

学位授与大学

早稲田大学

取得学位

工学博士

学位授与番号

乙第811号

学位授与年月日

1991-02-07

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0004.jp2)
  3. 1.1 研究の背景 / p1 (0004.jp2)
  4. 1.2 集積化バイポーラデバイスの高機能化 / p2 (0005.jp2)
  5. 1.3 本研究の目的と論文の構成 / p7 (0007.jp2)
  6. 第2章 アナログ素子とデジタル素子の共存化に関する検討 / p11 (0009.jp2)
  7. 2.1 階層化構造の提案 / p12 (0010.jp2)
  8. 2.2 アナログ素子の電気的特性に及ぼす階層化の影響 / p17 (0012.jp2)
  9. 2.3 デジタル素子の電気的特性に及ぼす階層化の影響 / p24 (0016.jp2)
  10. 2.4 CMOS素子との共存化と試作結果 / p31 (0019.jp2)
  11. 第3章 高速化のためのデバイス構造及び評価結果 / p38 (0023.jp2)
  12. 3.1 高速バイポーラ素子の構造 / p39 (0023.jp2)
  13. 3.2 側壁ベース電極の微細化の検討 / p44 (0026.jp2)
  14. 3.3 トランジスタの電気的特性に及ぼすベース周辺領域の影響 / p51 (0029.jp2)
  15. 3.4 超高速トランジスタの試作と評価結果 / p64 (0036.jp2)
  16. 第4章 集積回路への応用 / p75 (0041.jp2)
  17. 4.1 アナログ・デジタル共存LSIへの応用 / p75 (0041.jp2)
  18. 4.2 高速LSIへの応用 / p82 (0045.jp2)
  19. 第5章バイポーラデバイスの将来展望 / p93 (0050.jp2)
  20. 5.1 縦構造の浅接合化による性能向上の限界 / p93 (0050.jp2)
  21. 5.2 ヘテロバイポーラ素子の将来性 / p99 (0053.jp2)
  22. 第6章 結論 / p106 (0057.jp2)
  23. 謝辞 / p109 (0058.jp2)
  24. 本研究に関する発表 / p110 (0059.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000076649
  • NII著者ID(NRID)
    • 8000000076852
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000240963
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ