BiCMOS回路技術によるアナログ/ディジタル混載LSIの高機能・高性能化に関する研究

この論文をさがす

著者

    • 杉本, 泰博, 1949- スギモト, ヤスヒロ

書誌事項

タイトル

BiCMOS回路技術によるアナログ/ディジタル混載LSIの高機能・高性能化に関する研究

著者名

杉本, 泰博, 1949-

著者別名

スギモト, ヤスヒロ

学位授与大学

東京工業大学

取得学位

工学博士

学位授与番号

乙第2191号

学位授与年月日

1991-03-31

注記・抄録

博士論文

目次

  1. 論文目録 / (0002.jp2)
  2. 目次 / (0004.jp2)
  3. 第1章 序論 / p1 (0006.jp2)
  4. 1.1 研究の背景と目的 / p1 (0006.jp2)
  5. 1.2 本論文の概要 / p3 (0007.jp2)
  6. 第2章 回路性能より見たバイポーラ素子およびCMOS素子の得失とBiCMOS素子構造 / p5 (0008.jp2)
  7. 2.1 はじめに / p5 (0008.jp2)
  8. 2.2 BiCMOS素子構造および素子特性とその回路における制約事項 / p6 (0009.jp2)
  9. 2.3 回路性能より見たバイポーラ素子およびCMOS素子の得失 / p7 (0009.jp2)
  10. 2.4 まとめ / p37 (0024.jp2)
  11. 第3章 BiCMOS回路技術による演算増幅器の高性能化とそのスイッチトキャパシタフィルタヘの応用 / p39 (0025.jp2)
  12. 3.1 はじめに / p39 (0025.jp2)
  13. 3.2 CMOS差動形人力回路の特性 / p40 (0026.jp2)
  14. 3.3 CMOSで構成するフォールデッドカスコード増幅器の特性 / p42 (0027.jp2)
  15. 3.4 BiCMOS化フォールデッドカスコード回路の特性 / p45 (0028.jp2)
  16. 3.5 増幅器出力段のBiCM0S化回路構成 / p51 (0031.jp2)
  17. 3.6 BiCMOS化演算増幅器の構成とその特性 / p52 (0032.jp2)
  18. 3.7 BiCM0S演算増幅器のスイッチトキャパシタフィルタヘの応用 / p57 (0034.jp2)
  19. 3.8 まとめ / p61 (0036.jp2)
  20. 第4章 高速・高精度を実現するBiCMOSサンプルホールド,A-D変換器の設計 / p63 (0037.jp2)
  21. 4.1 はじめに / p63 (0037.jp2)
  22. 4.2 高速・高精度A-D変換器の概要と求められる性能 / p64 (0038.jp2)
  23. 4.3 単一電源化,10ビット30MHzサンプルホールドを実現するBiCMOS回路技術 / p65 (0038.jp2)
  24. 4.4 10ビット40MHzA-D変換器を実現するBiCMOS回路技術 / p82 (0047.jp2)
  25. 4.5 A-D変換器の総合特性 / p99 (0055.jp2)
  26. 4.6 まとめ / p102 (0057.jp2)
  27. 第5章 ディジタルLSIとのインタフェースにおけるECLレベルおよび低雑音入出力回路を実現するBiCMOS回路技術 / p104 (0058.jp2)
  28. 5.1 はじめに / p104 (0058.jp2)
  29. 5.2 インタフェース回路のBiCMOS化による利点 / p105 (0058.jp2)
  30. 5.3 大電流駆動能力の実現 / p107 (0059.jp2)
  31. 5.4 出力回路における雑音の低減手法 / p112 (0062.jp2)
  32. 5.5 ECLレベルのBiCMOS回路による実現方法 / p118 (0065.jp2)
  33. 5.6 出力バッファおよび論理ゲートの温度依存性 / p133 (0072.jp2)
  34. 5.7 駆動能力を律するその他の要因 / p134 (0073.jp2)
  35. 5.8 まとめ / p135 (0073.jp2)
  36. 第6章 アナログ/ディジタル混載回路の性能を高めるその他のBiCMOS回路技術 / p137 (0074.jp2)
  37. 6.1 はじめに / p137 (0074.jp2)
  38. 6.2 BiCMOS回路技術による新しい機能,性能の実現 / p137 (0074.jp2)
  39. 6.3 BiCMOS回路を適用した高性能なLSIとその特性 / p152 (0082.jp2)
  40. 6.4 まとめ / p154 (0083.jp2)
  41. 第7章 結論 / p155 (0083.jp2)
  42. 謝辞 / p158 (0085.jp2)
  43. 参考文献 / p159 (0085.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000078178
  • NII著者ID(NRID)
    • 8000000998642
  • DOI(NDL)
  • NDL書誌ID
    • 000000242492
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ