ダイナミックRAMのリフレッシュ法に関する研究

この論文をさがす

著者

    • 松井, 祥悟 マツイ, ショウゴ

書誌事項

タイトル

ダイナミックRAMのリフレッシュ法に関する研究

著者名

松井, 祥悟

著者別名

マツイ, ショウゴ

学位授与大学

慶應義塾大学

取得学位

工学博士

学位授与番号

甲第1098号

学位授与年月日

1991-03-05

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. 論文要旨 / p1 (0005.jp2)
  3. 目次 / p2 (0006.jp2)
  4. 1 序論 / p1 (0009.jp2)
  5. 1.1 半導体メモリの概要 / p1 (0009.jp2)
  6. 1.2 ダイナミックRAM / p5 (0013.jp2)
  7. 1.3 ダイナミックRAMリフレッシュ法 / p14 (0022.jp2)
  8. 1.4 本研究の位置づけ / p22 (0030.jp2)
  9. 2 ダイナミックRAM動的リフレッシュ法 / p23 (0031.jp2)
  10. 2.1 ダイナミックRAM動的リフレッシュ法(DDR法)の定義 / p23 (0031.jp2)
  11. 2.2 DDR法の動作 / p23 (0031.jp2)
  12. 2.3 正当性の証明 / p26 (0034.jp2)
  13. 2.4 分割数と理想的なリフレッシュ動作 / p28 (0036.jp2)
  14. 3 効率の解析 / p30 (0038.jp2)
  15. 3.1 DDR法の基本動作 / p30 (0038.jp2)
  16. 3.2 通常アクセス動作とリフレッシュ回数 / p31 (0039.jp2)
  17. 3.3 理想的リフレッシュ動作に対する動作効率 / p36 (0044.jp2)
  18. 4 実装法についての考察 / p37 (0045.jp2)
  19. 4.1 従来のリフレッシュ法の実装法 / p37 (0045.jp2)
  20. 4.2 DDR法の動作の解析 / p39 (0047.jp2)
  21. 4.3 DDR法の実装 / p43 (0051.jp2)
  22. 4.4 DDR法の分割数と動作速度 / p51 (0059.jp2)
  23. 5 DDR法の応用と効率の検討 / p53 (0061.jp2)
  24. 5.1 リフレッシュ制御の方法 / p53 (0061.jp2)
  25. 5.2 ビジー率とシステムオーバーヘッド / p54 (0062.jp2)
  26. 5.3 DDR法の応用法 / p55 (0063.jp2)
  27. 5.4 ビジー率の上昇とリフレッシュのオーバーヘッド / p59 (0067.jp2)
  28. 5.5 CPUの高速化技術とDDR法 / p61 (0069.jp2)
  29. 5.6 DDR法の実用化の検討 / p63 (0071.jp2)
  30. 6 結論 / p67 (0075.jp2)
  31. 参考文献 / p69 (0077.jp2)
  32. 付録1 Langdonのリフレッシュ法 / p73 (0081.jp2)
  33. 付録2 DDR法の効率の解析(別法) / p76 (0084.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000078444
  • NII著者ID(NRID)
    • 8000000078648
  • DOI(NDL)
  • NDL書誌ID
    • 000000242758
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ