超高速スイッチングシステム構成技術の研究

この論文をさがす

著者

    • 山中, 直明 ヤマナカ, ナオアキ

書誌事項

タイトル

超高速スイッチングシステム構成技術の研究

著者名

山中, 直明

著者別名

ヤマナカ, ナオアキ

学位授与大学

慶應義塾大学

取得学位

工学博士

学位授与番号

乙第2326号

学位授与年月日

1991-03-05

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. 目次 / p1 (0006.jp2)
  3. 第1章 序論 / p3 (0007.jp2)
  4. 1.1 スイッチングの概要 / p3 (0007.jp2)
  5. 1.2 スイッチング方式の変遷 / p4 (0008.jp2)
  6. 1.3 本研究の背景と目的 / p6 (0009.jp2)
  7. 1.4 本論文の構成 / p6 (0009.jp2)
  8. 第2章 高速・広帯域ネットワーク構成方式 / p9 (0010.jp2)
  9. 2.1 はじめに / p9 (0010.jp2)
  10. 2.2 STM・ATM交換方式 / p9 (0010.jp2)
  11. 2.3 サービス種別とその特性 / p12 (0012.jp2)
  12. 2.4 LSI技術とスイッチ規模の可能性 / p13 (0012.jp2)
  13. 2.5 波長多重技術によるネットワーク統合化 / p15 (0013.jp2)
  14. 2.6 まとめ / p17 (0014.jp2)
  15. 第3章 STM空間分割通話路高速化の検討 / p19 (0015.jp2)
  16. 3.1 はじめに / p19 (0015.jp2)
  17. 3.2 ギガビット領域の空間分割通話路構成法 / p19 (0015.jp2)
  18. 3.3 拡張型空間分割スイッチLSI構成法 / p35 (0023.jp2)
  19. 3.4 拡張型空間分割スイッチネットワークシステム構成法 / p45 (0028.jp2)
  20. 3.5 まとめ / p50 (0031.jp2)
  21. 第4章 超高速時分割通話路構成法 / p54 (0033.jp2)
  22. 4.1 はじめに / p54 (0033.jp2)
  23. 4.2 ゲート型時分割通話路の構成法 / p54 (0033.jp2)
  24. 4.3 ソーティングアルゴリズムを用いた時分割スイッチ構成法 / p63 (0037.jp2)
  25. 4.4 RAM型時分割スイッチ構成法 / p68 (0040.jp2)
  26. 4.5 通話路構成法とトラヒック特性 / p82 (0047.jp2)
  27. 4.6 まとめ / p90 (0051.jp2)
  28. 第5章 超高速スイッチングシステム構成技術 / p93 (0052.jp2)
  29. 5.1 はじめに / p93 (0052.jp2)
  30. 5.2 VLSI技術 / p94 (0053.jp2)
  31. 5.3 高速同期技術 / p102 (0057.jp2)
  32. 5.4 実装技術 / p123 (0067.jp2)
  33. 5.5 光インタコネクション技術 / p141 (0076.jp2)
  34. 5.6 まとめ / p163 (0087.jp2)
  35. 第6章 結論 / p169 (0090.jp2)
  36. 謝辞 / p171 (0091.jp2)
  37. 本研究に関する研究業績 / p173 (0092.jp2)
3アクセス

各種コード

  • NII論文ID(NAID)
    500000078530
  • NII著者ID(NRID)
    • 8000000078734
  • DOI(NDL)
  • NDL書誌ID
    • 000000242844
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ