状態方程式表現を用いた結合形適応フィルタに関する研究

この論文をさがす

著者

    • 張, 巌 チャン, イエン

書誌事項

タイトル

状態方程式表現を用いた結合形適応フィルタに関する研究

著者名

張, 巌

著者別名

チャン, イエン

学位授与大学

東海大学

取得学位

工学博士

学位授与番号

甲第159号

学位授与年月日

1991-09-19

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 1 序論 / p1 (0010.jp2)
  3. 1.1 本研究の背景と目的 / p1 (0010.jp2)
  4. 1.2 本論文の要旨と構成 / p5 (0014.jp2)
  5. 2 結合形適応フィル夕の構造 / p8 (0017.jp2)
  6. 2.1 適応フィルタの基本構造 / p9 (0018.jp2)
  7. 2.2 結合形適応フィルタの構造 / p10 (0019.jp2)
  8. 2.3 結合形構造における適応問題の定式化 / p12 (0021.jp2)
  9. 2.4 従来の適応フィルタの構造との比較 / p15 (0024.jp2)
  10. 3 最小平均2乗誤差に関する性質 / p22 (0031.jp2)
  11. 3.1 自己相関行列と出力可制御性 / p22 (0031.jp2)
  12. 3.2 最小平均2乗誤差に関する定理 / p28 (0037.jp2)
  13. 3.3 具体的適応フィルタへの適用例 / p36 (0045.jp2)
  14. 3.4 計算機シミュレーション例 / p42 (0051.jp2)
  15. 4 正規直交結合形適応フィル夕の構成 / p50 (0059.jp2)
  16. 4.1 正規直交構成の意味と必要性 / p51 (0060.jp2)
  17. 4.2 結合形適応フィルタの正規直交条件 / p53 (0062.jp2)
  18. 4.3 構成法 / p56 (0065.jp2)
  19. 4.4 構成例 / p68 (0077.jp2)
  20. 5 設計手順および設計例 / p72 (0081.jp2)
  21. 5.1 設計手順 / p72 (0081.jp2)
  22. 5.2 準備 / p74 (0083.jp2)
  23. 5.3 設計例1 / p75 (0084.jp2)
  24. 5.4 設計例2 / p78 (0087.jp2)
  25. 6 スイッチトキャパシタ回路による適応フィルタの実現 / p82 (0091.jp2)
  26. 6.1 スイッチトキャパシタ回路によるフィード信号ユニットの実現 / p83 (0092.jp2)
  27. 6.2 PMOSとNMOS-FETペアによる4象限乗算器の実現法 / p84 (0093.jp2)
  28. 6.3 NMOS-FETペアによる4象限乗算器の実現法 / p91 (0100.jp2)
  29. 7 結論 / p103 (0112.jp2)
  30. 謝辞 / p107 (0116.jp2)
  31. 参考文献 / p108 (0117.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000080812
  • NII著者ID(NRID)
    • 8000000081019
  • DOI(NDL)
  • NDL書誌ID
    • 000000245126
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ