GaAs超高速集積回路設計に関する研究

この論文をさがす

著者

    • 長船, 一雄 ナガフネ, カズオ

書誌事項

タイトル

GaAs超高速集積回路設計に関する研究

著者名

長船, 一雄

著者別名

ナガフネ, カズオ

学位授与大学

東京大学

取得学位

工学博士

学位授与番号

乙第9831号

学位授与年月日

1990-09-19

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 第1章 序論 / p1 (0005.jp2)
  3. 1.1 研究の背景 / p1 (0005.jp2)
  4. 1.2 基本論理ゲート回路 / p3 (0006.jp2)
  5. 1.3 分周器高速化の歴史 / p6 (0008.jp2)
  6. 参考文献 / p12 (0011.jp2)
  7. 第2章 GaAs集積回路設計の指針 / p15 (0012.jp2)
  8. 2.1 まえがき / p15 (0012.jp2)
  9. 2.2 GaAs集積回路の設計指針 / p16 (0013.jp2)
  10. 参考文献 / p22 (0016.jp2)
  11. 第3章 DCFLによる設計と試作評価 / p23 (0016.jp2)
  12. 3.1 まえがき / p23 (0016.jp2)
  13. 3.2 スタチック分周器の設計と試作評価 / p23 (0016.jp2)
  14. 3.3 16bSRAMの設計と試作評価 / p44 (0027.jp2)
  15. 3.4 メモリ高速化の検討 / p60 (0035.jp2)
  16. 第4章 BFLによる基本論理回路の設計と試作評価 / p83 (0046.jp2)
  17. 4.1 まえがき / p83 (0046.jp2)
  18. 4.2 位相周波数比較器の設計と試作評価 / p84 (0047.jp2)
  19. 4.3 スタチック分周器の設計と試作評価 / p106 (0058.jp2)
  20. 4.4 ダイナミック分周器の設計と試作評価 / p128 (0069.jp2)
  21. 参考文献 / p141 (0075.jp2)
  22. 第5章 BFLによるプリスケーラ付PFCの設計と試作評価 / p147 (0078.jp2)
  23. 5.1 まえがき / p147 (0078.jp2)
  24. 5.2 スタチック分周器による設計と試作評価 / p147 (0078.jp2)
  25. 5.3 ダイナミック分周器による設計と試作評価 / p158 (0084.jp2)
  26. 参考文献 / p166 (0088.jp2)
  27. 第6章 LSCFLによるプリスケーラ付PFCの設計と試作評価 / p168 (0089.jp2)
  28. 6.1 まえがき / p168 (0089.jp2)
  29. 6.2 LSCFL回路の検討 / p169 (0089.jp2)
  30. 6.3 LSCFLによる設計と試作評価 / p173 (0091.jp2)
  31. 6.4 低雑音、低消費電力広帯域増幅器の設計と試作評価 / p181 (0095.jp2)
  32. 参考文献 / p189 (0099.jp2)
  33. 第7章 結言 / p192 (0101.jp2)
  34. 謝辞 / p199 (0104.jp2)
  35. 研究業績リスト / p201 (0105.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000083158
  • NII著者ID(NRID)
    • 8000000083368
  • DOI(NDL)
  • NDL書誌ID
    • 000000247472
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ