A study on a cyclic pipeline computer FLATS2 循環パイプライン計算機FLATS2の研究

この論文をさがす

著者

    • 市川, 周一, 1963- イチカワ, シュウイチ

書誌事項

タイトル

A study on a cyclic pipeline computer FLATS2

タイトル別名

循環パイプライン計算機FLATS2の研究

著者名

市川, 周一, 1963-

著者別名

イチカワ, シュウイチ

学位授与大学

東京大学

取得学位

理学博士

学位授与番号

乙第10043号

学位授与年月日

1991-02-21

注記・抄録

博士論文

目次

  1. ABSTRACT / (0003.jp2)
  2. Table of Contents / (0004.jp2)
  3. Chapter1:Introduction / p1 (0005.jp2)
  4. 1.1 Logic Devices with Latch Function / p2 (0006.jp2)
  5. 1.2 Deeply Pipelined Computer / p5 (0007.jp2)
  6. 1.3 The Scope of This Dissertation / p5 (0007.jp2)
  7. Chapter2:Cyclic Pipeline Architecture / p8 (0009.jp2)
  8. 2.1 Resource Shared MIMD / p9 (0010.jp2)
  9. 2.2 Pipelined Memory Access / p11 (0011.jp2)
  10. 2.3 Characteristics of Cyclic Pipeline Architecture / p12 (0011.jp2)
  11. Chapter3:The Architecture of FLATS2 / p16 (0013.jp2)
  12. 3.1 Purposes,Characteristics,and Specifications / p17 (0014.jp2)
  13. 3.2 Hardware Overview / p19 (0015.jp2)
  14. 3.3 Memory System / p21 (0016.jp2)
  15. 3.4 Virtual Processor Architecture / p25 (0018.jp2)
  16. 3.5 Instruction Set / p27 (0019.jp2)
  17. 3.6 BL Addressing Modes / p32 (0021.jp2)
  18. 3.7 Numerical Instructions / p38 (0024.jp2)
  19. 3.8 Virtual Processor Management / p43 (0027.jp2)
  20. 3.9 Discussion / p48 (0029.jp2)
  21. Chapter4:Programming on FLATS2 / p52 (0031.jp2)
  22. 4.1 Array Processing by BL Addressing / p53 (0032.jp2)
  23. 4.2 Other Techniques for Loop Optimization / p61 (0036.jp2)
  24. 4.3 Combined Arithmetic / p63 (0037.jp2)
  25. 4.4 Symbolic Manipulation / p66 (0038.jp2)
  26. Chapter5:The Implementation of FLATS2 / p71 (0041.jp2)
  27. 5.1 Pipelining of Instruction / p72 (0042.jp2)
  28. 5.2 Communication and Synchronization between Virtual Processors / p78 (0045.jp2)
  29. 5.3 Truncated Multiplier / p83 (0047.jp2)
  30. Chapter6:The Evaluation of FLATS2 / p84 (0048.jp2)
  31. 6.1 Dhrystone / p86 (0049.jp2)
  32. 6.2 Whetstone / p87 (0050.jp2)
  33. 6.3 Linpack / p88 (0050.jp2)
  34. 6.4 Livermore Kernels / p90 (0051.jp2)
  35. 6.5 Combined Arithmetic Instructions / p97 (0055.jp2)
  36. Chapter7:Conclusion / p99 (0056.jp2)
  37. References / p102 (0058.jp2)
  38. Appendix A:FLATS2 Architecture Handbook(In Japanese) / (0064.jp2)
  39. Appendix B:FLATS2 Instruction Set Manual / (0102.jp2)
  40. Appendix C:Logic Design and Simulation Tools for FLATS2(In Japanese) / (0166.jp2)
2アクセス

各種コード

  • NII論文ID(NAID)
    500000083370
  • NII著者ID(NRID)
    • 8000001012461
  • DOI(NDL)
  • NDL書誌ID
    • 000000247684
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ