可変しきい値型ジョセフソンメモリの研究
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
可変しきい値型ジョセフソンメモリの研究
- Author
-
黒沢, 格
- Author(Another name)
-
クロサワ, イタル
- University
-
東京大学
- Types of degree
-
工学博士
- Grant ID
-
乙第10121号
- Degree year
-
1991-03-15
Note and Description
博士論文
Table of Contents
- 目次 (3コマ目)
- 第1章 序論/p1 (5コマ目)
- 1.1 本研究の背景/p1 (5コマ目)
- 1.2 本研究の目的/p7 (11コマ目)
- 1.3 本論文の構成/p9 (13コマ目)
- 本研究に関連する発表論文/p15 (19コマ目)
- 第2章 可変しきい値型ジョセフソンメモリの原理と特徴/p18 (22コマ目)
- 2.1 序/p18 (22コマ目)
- 2.2 従来のジョセフソンメモリセルの問題点/p18 (22コマ目)
- 2.3 新しいメモリセル構造-可変しきい値型メモリセル-の提案とその原理/p23 (27コマ目)
- 2.4 ビット線の構成/p36 (40コマ目)
- 2.5 結言/p41 (45コマ目)
- 第3章 可変しきい値型メモリセルおよびビット線の試作と動作実験/p45 (49コマ目)
- 3.1 序/p45 (49コマ目)
- 3.2 メモリセルの設計/p45 (49コマ目)
- 3.3 ビット線の設計/p59 (63コマ目)
- 3.4 ジョセフソン集積回路作製プロセス/p64 (68コマ目)
- 3.5 実験結果と検討/p71 (75コマ目)
- 3.6 結言/p85 (89コマ目)
- 第4章 1kビットジョセフソンRAMの試作による可変しきい値型メモリの集積化の検証/p89 (93コマ目)
- 4.1 序/p89 (93コマ目)
- 4.2 RAMチップの設計/p90 (94コマ目)
- 4.3 RAMチップの作製プロセス/p101 (105コマ目)
- 4.4 実験結果/p107 (111コマ目)
- 4.5 実験結果の検討/p116 (120コマ目)
- 4.6 結言/p119 (123コマ目)
- 第5章 結論/p123 (127コマ目)
- 5.1 本研究の成果/p123 (127コマ目)
- 5.2 今後の展望と課題/p125 (129コマ目)
- 謝辞/p127 (131コマ目)