Parallel algorithms on processor arrays with buses バス結合プロセッサアレイ上の並列アルゴリズム

この論文をさがす

著者

    • 中野, 浩嗣 ナカノ, コウジ

書誌事項

タイトル

Parallel algorithms on processor arrays with buses

タイトル別名

バス結合プロセッサアレイ上の並列アルゴリズム

著者名

中野, 浩嗣

著者別名

ナカノ, コウジ

学位授与大学

大阪大学

取得学位

工学博士

学位授与番号

甲第4588号

学位授与年月日

1992-03-25

注記・抄録

博士論文

10281

博士(工学)

1992-03-25

大阪大学

14401甲第04588号

目次

  1. Abstract / p1 (0003.jp2)
  2. Contents / p4 (0005.jp2)
  3. 1 Introduction / p1 (0006.jp2)
  4. 2 Methods to realize the priority bus / p4 (0008.jp2)
  5. 2.1 Model and definition / p7 (0009.jp2)
  6. 2.2 Method 1 for rightmost finding / p8 (0010.jp2)
  7. 2.3 Methods 2 for rightmost finding / p10 (0011.jp2)
  8. 2.4 Comparison between Methods 1 and 2 / p14 (0013.jp2)
  9. 2.5 Concluding remarks / p15 (0013.jp2)
  10. 3 Sorting on processor arrays with buses / p16 (0014.jp2)
  11. 3.1 Model / p19 (0015.jp2)
  12. 3.2 Columnsort / p20 (0016.jp2)
  13. 3.3 Basic algorithms / p24 (0018.jp2)
  14. 3.4 Sorting on GRID(N,W) / p25 (0018.jp2)
  15. 3.5 Sorting on GRID(N×N,W) / p28 (0020.jp2)
  16. 3.6 Concluding remarks / p33 (0022.jp2)
  17. 4 Sorting on a reconfigurable array / p34 (0023.jp2)
  18. 4.1 Model and notation / p35 (0023.jp2)
  19. 4.2 Basic property and algorithms / p37 (0024.jp2)
  20. 4.3 New sorting algorithm / p46 (0029.jp2)
  21. 4.4 Concluding remarks / p51 (0031.jp2)
  22. 5 Conclusions / p52 (0032.jp2)
  23. Acknowledgments / p53 (0032.jp2)
  24. Bibliography / p54 (0033.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000084410
  • NII著者ID(NRID)
    • 8000000084622
  • DOI(NDL)
  • 本文言語コード
    • eng
  • NDL書誌ID
    • 000000248724
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ