ASICレイアウト設計の自動化に関する研究 ASICレイアウト セッケイ ノ ジドウカ ニ カンスル ケンキュウ

この論文をさがす

著者

    • 神戸, 尚志 カンベ, タカシ

書誌事項

タイトル

ASICレイアウト設計の自動化に関する研究

タイトル別名

ASICレイアウト セッケイ ノ ジドウカ ニ カンスル ケンキュウ

著者名

神戸, 尚志

著者別名

カンベ, タカシ

学位授与大学

大阪大学

取得学位

工学博士

学位授与番号

乙第5588号

学位授与年月日

1992-01-22

注記・抄録

博士論文

09995

博士(工学)

1992-01-22

大阪大学

14401乙第05588号

目次

  1. 目次 / p3 (0004.jp2)
  2. 第1章 緒論 / p1 (0006.jp2)
  3. 1.1 ASICの技術動向 / p1 (0006.jp2)
  4. 1.2 ASICの設計方式 / p1 (0006.jp2)
  5. 1.3 ASIC設計手法 / p7 (0009.jp2)
  6. 1.4 本論文の目的・課題とその主な内容 / p9 (0010.jp2)
  7. 1.5 本論文の構成 / p10 (0011.jp2)
  8. 第2章 ASIC設計支援統合システム / p13 (0012.jp2)
  9. 2.1 緒言 / p13 (0012.jp2)
  10. 2.2 ASIC設計支援統合システム / p13 (0012.jp2)
  11. 2.3 機能論理設計支援システム / p14 (0013.jp2)
  12. 2.4 テスト設計支援システム / p15 (0013.jp2)
  13. 2.5 フロアプランニングシステム / p16 (0014.jp2)
  14. 2.6 自動レイアウト設計システム / p18 (0015.jp2)
  15. 2.7 会話型レイアウト設計支援システム / p18 (0015.jp2)
  16. 2.8 結言 / p18 (0015.jp2)
  17. 第3章 フロアプランニング手法 / p20 (0016.jp2)
  18. 3.1 緒言 / p20 (0016.jp2)
  19. 3.2 フロアプランニングシステム / p20 (0016.jp2)
  20. 3.3 レイアウトモデル / p25 (0018.jp2)
  21. 3.4 ブロックの配置と形状の決定 / p26 (0019.jp2)
  22. 3.5 実験結果 / p31 (0021.jp2)
  23. 3.6 結言 / p34 (0023.jp2)
  24. 第4章 マクロセル方式自動配線手法 / p42 (0027.jp2)
  25. 4.1 緒言 / p42 (0027.jp2)
  26. 4.2 マクロセル方式レイアウトにおける配線問題 / p42 (0027.jp2)
  27. 4.3 マクロセル方式自動配線手法の概要 / p43 (0027.jp2)
  28. 4.4 チャネル決定 / p44 (0028.jp2)
  29. 4.5 RCルータ / p47 (0029.jp2)
  30. 4.6 実験結果 / p55 (0033.jp2)
  31. 4.7 結言 / p56 (0034.jp2)
  32. 第5章 スタンダードセル方式セル配置手法 / p60 (0036.jp2)
  33. 5.1 緒言 / p60 (0036.jp2)
  34. 5.2 スタンダードセル方式におけるセル配置問題 / p60 (0036.jp2)
  35. 5.3 シャフリング操作とその限界 / p61 (0036.jp2)
  36. 5.4 縦方向ネット分布をも考慮した配置手法B / p65 (0038.jp2)
  37. 5.5 実験結果 / p69 (0040.jp2)
  38. 5.6 結言 / p71 (0041.jp2)
  39. 第6章 スタンダードセル方式概略配線手法 / p73 (0042.jp2)
  40. 6.1 緒言 / p73 (0042.jp2)
  41. 6.2 スタンダードセル方式における自動配線問題 / p73 (0042.jp2)
  42. 6.3 概略配線手法 / p77 (0044.jp2)
  43. 6.4 チップ面積最小化のための機能 / p82 (0047.jp2)
  44. 6.5 実験結果 / p86 (0049.jp2)
  45. 6.6 結言 / p86 (0049.jp2)
  46. 第7章 レイアウト設計支援統合化システム / p89 (0050.jp2)
  47. 7.1 緒言 / p89 (0050.jp2)
  48. 7.2 ASICのレイアウト設計における諸問題 / p89 (0050.jp2)
  49. 7.3 システム構成 / p91 (0051.jp2)
  50. 7.4 レイアウト設計ツール / p95 (0053.jp2)
  51. 7.5 システムの設計適用例 / p102 (0057.jp2)
  52. 7.6 結言 / p103 (0057.jp2)
  53. 第8章 結論 / p106 (0059.jp2)
  54. 謝辞 / p109 (0060.jp2)
  55. 本研究に関する関連発表文献 / p110 (0061.jp2)
  56. 参考文献 / p118 (0065.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000084438
  • NII著者ID(NRID)
    • 8000000084650
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000248752
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ