神経回路網論的手法によるVLSIレイアウト設計に関する研究 シンケイ カイロ モウ ロンテキ シュホウ ニヨル VLSIレイアウト セッケイ ニ カンスル ケンキュウ
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
神経回路網論的手法によるVLSIレイアウト設計に関する研究
- Other Title
-
シンケイ カイロ モウ ロンテキ シュホウ ニヨル VLSIレイアウト セッケイ ニ カンスル ケンキュウ
- Author
-
島本, 隆
- Author(Another name)
-
シマモト, タカシ
- University
-
大阪大学
- Types of degree
-
工学博士
- Grant ID
-
乙第5591号
- Degree year
-
1992-01-22
Note and Description
博士論文
Table of Contents
- 目次 / (0006.jp2)
- 第1章 序論 / p1 (0007.jp2)
- 1.1 レイアウト設計に関する研究 / p1 (0007.jp2)
- 1.2 神経回路網論的手法に関する研究 / p2 (0008.jp2)
- 1.3 本研究の目的と論文構成 / p4 (0009.jp2)
- 第2章 チャネル配線法の配線可能性 / p6 (0010.jp2)
- 2.1 緒言 / p6 (0010.jp2)
- 2.2 問題の定式化と幹線分割の定義 / p6 (0010.jp2)
- 2.3 幹線分割の有効性 / p15 (0014.jp2)
- 2.4 実現可能性 / p23 (0018.jp2)
- 2.5 自由枝による影響 / p27 (0020.jp2)
- 2.6 最長路に関する考察 / p29 (0021.jp2)
- 2.7 結言 / p35 (0024.jp2)
- 第3章 神経回路網論的手法によるチャネル配線法 / p37 (0025.jp2)
- 3.1 緒言 / p37 (0025.jp2)
- 3.2 相互結合型の神経回路網モデル / p38 (0026.jp2)
- 3.3 チャネル配線のためのエネルギー関数 / p40 (0027.jp2)
- 3.4 実験結果と考察 / p46 (0030.jp2)
- 3.5 結言 / p62 (0038.jp2)
- 第4章 神経回路網論的手法による階層的モジュール配置法 / p63 (0038.jp2)
- 4.1 緒言 / p63 (0038.jp2)
- 4.2 モジュール4分割問題の定式化 / p63 (0038.jp2)
- 4.3 4分割問題のためのエネルギー関数 / p66 (0040.jp2)
- 4.4 実験結果と考察 / p70 (0042.jp2)
- 4.5 結言 / p81 (0047.jp2)
- 第5章 結論 / p82 (0048.jp2)
- 5.1 本研究で得られた成果 / p82 (0048.jp2)
- 5.2 今後に残された課題 / p84 (0049.jp2)
- 謝辞 / p85 (0049.jp2)
- 参考文献 / p86 (0050.jp2)