スーパースカラ・プロセッサの構成方式に関する研究

この論文をさがす

著者

    • 久我, 守弘 クガ, モリヒロ

書誌事項

タイトル

スーパースカラ・プロセッサの構成方式に関する研究

著者名

久我, 守弘

著者別名

クガ, モリヒロ

学位授与大学

九州大学

取得学位

工学博士

学位授与番号

甲第2991号

学位授与年月日

1992-03-27

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 1 序論 / p1 (0007.jp2)
  3. 1.1 研究の背景 / p1 (0007.jp2)
  4. 1.2 研究の概要 / p9 (0011.jp2)
  5. 2 スーパースカラ・アーキテクチャ / p11 (0012.jp2)
  6. 2.1 スーパースカラ方式の定義 / p11 (0012.jp2)
  7. 2.2 スーパースカラ方式の分類 / p13 (0013.jp2)
  8. 3 スーパースカラのためのコード最適化技術 / p19 (0016.jp2)
  9. 3.1 動的コード・スケジューリング / p19 (0016.jp2)
  10. 3.2 静的コード・スケジューリング / p21 (0017.jp2)
  11. 3.3 まとめ / p29 (0021.jp2)
  12. 4 スーパースカラ構成上の選択肢 / p30 (0022.jp2)
  13. 4.1 多重命令供給 / p30 (0022.jp2)
  14. 4.2データ依存への対処 / p31 (0022.jp2)
  15. 4.3 分岐命令への対処 / p32 (0023.jp2)
  16. 4.4 制御依存への対処 / p34 (0024.jp2)
  17. 4.5 パイプライン復元処理 / p36 (0025.jp2)
  18. 4.6 正確な割込み/分岐の保証 / p36 (0025.jp2)
  19. 4.7 ISP(命令セット・プロセッサ)アーキテクチャ / p38 (0026.jp2)
  20. 4.8 まとめ / p39 (0026.jp2)
  21. 5 DD型スーパースカラ・プロセッサの設計 / p40 (0027.jp2)
  22. 5.1 DD型スーパースカラの開発方針 / p40 (0027.jp2)
  23. 5.2 DDUSプロセッサの設計方針 / p41 (0027.jp2)
  24. 5.3 動的コード・スケジューリング・アルゴリズム / p43 (0028.jp2)
  25. 5.4 DDUSのISP(命令セット・プロセッサ)アーキテクチャ / p56 (0035.jp2)
  26. 5.5 まとめ / p64 (0039.jp2)
  27. 6 DD型スーパースカラ・プロセッサの構成と性能評価 / p67 (0040.jp2)
  28. 6.1 DDUSプロセッサの概要 / p67 (0040.jp2)
  29. 6.2 命令パイプライン処理過程 / p71 (0042.jp2)
  30. 6.3 性能評価 / p80 (0047.jp2)
  31. 6.4 まとめ / p88 (0051.jp2)
  32. 7 DS型スーパースカラ・プロセッサの設計 / p89 (0051.jp2)
  33. 7.1 DS型スーパースカラの開発方針 / p89 (0051.jp2)
  34. 7.2 DSNSプロセッサの設計方針 / p92 (0053.jp2)
  35. 7.3 アーキテクチャ上の特長 / p95 (0054.jp2)
  36. 7.4 DSNSのISP(命令セット・プロセッサ)アーキテクチャ / p104 (0059.jp2)
  37. 7.5 まとめ / p106 (0060.jp2)
  38. 8 DS型スーパースカラ・プロセッサの構成と性能評価 / p107 (0060.jp2)
  39. 8.1 DSNSプロセッサの構成 / p107 (0060.jp2)
  40. 8.2 DSNSプロセッサの評価 / p130 (0072.jp2)
  41. 8.3 まとめ / p135 (0074.jp2)
  42. 9 結論 / p136 (0075.jp2)
  43. 9.1 研究の成果 / p136 (0075.jp2)
  44. 9.2 今後の課題 / p141 (0077.jp2)
  45. 謝辞 / p142 (0078.jp2)
  46. 参考文献 / p143 (0078.jp2)
  47. A 種々のスーパースカラの仕様 / p149 (0081.jp2)
  48. B 試作プロセッサの命令一覧 / p156 (0085.jp2)
  49. B.1 コンディション・フィールドの詳細 / p157 (0085.jp2)
  50. B.2 分岐条件決定における条件一覧 / p158 (0086.jp2)
  51. B.3 DDUSプロセッサの命令一覧 / p159 (0086.jp2)
  52. B.4 DSNSプロセッサの命令一覧 / p168 (0091.jp2)
  53. C 業績一覧 / p178 (0096.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000084784
  • NII著者ID(NRID)
    • 8000000084996
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000249098
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ