計算機用低電力超高速バイポーラ論理回路に関する研究

この論文をさがす

著者

    • 宇佐美, 光雄 ウサミ, ミツオ

書誌事項

タイトル

計算機用低電力超高速バイポーラ論理回路に関する研究

著者名

宇佐美, 光雄

著者別名

ウサミ, ミツオ

学位授与大学

九州大学

取得学位

工学博士

学位授与番号

乙第5110号

学位授与年月日

1992-02-29

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0004.jp2)
  3. 1.1 歴史的背景 / p2 (0005.jp2)
  4. 1.2 計算機用低電力超高速バイポーラ論理回路研究の進展 / p3 (0005.jp2)
  5. 1.3 本研究の目的と論文の概要 / p4 (0006.jp2)
  6. 第2章 バイポーラ論理回路の低電力高集積LSI構成 / p12 (0010.jp2)
  7. 2.1 緒言 / p12 (0010.jp2)
  8. 2.2 IIL回路による低電力高集積LSI構成 / p13 (0010.jp2)
  9. 2.3 酸化膜分離による低電力化IIL回路 / p22 (0015.jp2)
  10. 2.4 低電力高集積IIL回路ゲートアレイの試作・評価結果 / p25 (0016.jp2)
  11. 2.5 結言 / p29 (0018.jp2)
  12. 第3章 バイポーラ論理回路の低電力高速化とLSI構成 / p32 (0020.jp2)
  13. 3.1 緒言 / p32 (0020.jp2)
  14. 3.2 非飽和回路の低電力高速論理回路 / p33 (0020.jp2)
  15. 3.3 耐雑音を考慮した高速論理LSI / p38 (0023.jp2)
  16. 3.4 低電力高速回路によるLSI構成 / p57 (0032.jp2)
  17. 3.5 試作評価結果 / p61 (0034.jp2)
  18. 3.6 低電力高速論理LSIのシステムへの適用 / p68 (0038.jp2)
  19. 3.7 結言 / p71 (0039.jp2)
  20. 第4章 バイポーラ論理回路の低電力超高速化 / p74 (0041.jp2)
  21. 4.1 緒言 / p74 (0041.jp2)
  22. 4.2 低電力超高速新論理回路(SPL回路)と動作原理 / p75 (0041.jp2)
  23. 4.3 SPL回路の基本特性 / p80 (0044.jp2)
  24. 4.4 SPL回路の耐雑音性に関する検討 / p85 (0046.jp2)
  25. 4.5 SPL回路の試作による有効性の検証 / p103 (0055.jp2)
  26. 4.6 SPL回路による大規模論理LSIの試作 / p106 (0057.jp2)
  27. 4.7 PMOS、NMOS付きSPL回路の特性 / p109 (0058.jp2)
  28. 4.8 SPL回路の今後の展開 / p121 (0064.jp2)
  29. 4.9 結言 / p125 (0066.jp2)
  30. 第5章 結論 / p128 (0068.jp2)
  31. 5.1 得られた結果 / p128 (0068.jp2)
  32. 5.2 低電力超高速バイポーラ論理回路の位置付け / p129 (0068.jp2)
  33. 5.3 今後の展望 / p130 (0069.jp2)
  34. 謝辞 / p131 (0069.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000084829
  • NII著者ID(NRID)
    • 8000000085042
  • DOI(NDL)
  • NDL書誌ID
    • 000000249143
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ